基于ＬＥＯＮ３處理器和Ｓｐｅｅｄ協處理器的復雜ＳｏＣ設計實現

徐欣鋒

摘要：介紹了LEON3處理器和Speed協處理器的基本情況，提出了替代FPGA控制方式的LEON3可編程方案，方便了用戶使用Speed；開發7AHB總線接口、DMA控制器，并詳細敘述了軟硬件聯合開發的互動過程；軟硬件仿真結果證明了此方案的正確性、可行性和實用性。

關鍵詞：LEON3；協處理器；SoC；AHB；DMA

前言

隨著科技的發展，信號處理系統不僅要求多功能、高性能，而且要求信號處理系統的開發、生產周期

短，可編程式專用處理器無疑是實現此目的的最好途徑。可編程專用處理器可分為松耦合式(協處理器方式，即MCU+協處理器)和緊耦合式(專用指令方式，即ASIP)，前者較后者易于實現，應用較廣。本文就是介紹一款松耦合式可編程專用復雜SoC設計實現，選用LEON3處理器作為MCU，Speed處理器作為協處理器。

LEON3及Speed

LEoN3是由歐洲航天總局旗下的GaislerResearch開發、維護，目的是擺脫歐空局對美國航天級處理器的依賴。目前LEON3有三個版本(如表1)，其中LEON3FT(LEON3 Fault-tolerant)只有歐空局內部成員可以使用。LEON3(basicversion)是遵循GNC GPL License的開源處理器，和SPARC V8兼容，采用7級Pipeline，硬件實現乘法、除法和乘累加功能，詳細特性請參考相關技術文檔。

目前，LEON3處理器因為開源、高性能、采用AMBA,總線易擴展及軟件工具完備等因素，在國內外大學及科研院所的科研活動中得到廣泛應用。

Speed(又名GA3816)是一款我國自主研發、處于同時代國際先進水平、可重構、可擴展的面向FFT、IFFT、FIR及匹配濾波應用的信號處理器，其內部結構如圖1所示，具有以下特點：

·Speed在追求運算速度的同時兼顧通用性，通過設置64位控制字，器件內部資源可根據不同應用進行重組；

·可以實現FFT、IFFT、FFT-IFFT、FIR、滑窗卷積等運算，峰值運算能力達256億次浮點乘累加／秒；

·由160個實數浮點乘法累加運算器組成40個復數乘法累加器陣列，1Mbit的雙口SRAM，8個512×32bit系數ROM，兩個直角到極坐標轉換電路，兩個對數變換電路及其它輔助電路和控制電路。

SPeed傳統的工作方式是通過片外FPGA輸入控制信號和待處理數據，這不僅增大了PCB板級布線、調試的工作量，而且FPGA不能用c等高級語言編程，算法改動起來不靈活。另一方面，隨著半導體工藝、微電子技術的發展，大規模的復雜SoC實現技術逐漸成熟，因此有必要將板級FPGA+Speed改進為芯片級MCU+Speed，這樣既能實現真正的可編程增大靈活性，又能加快用戶開發信號處理系統的速度。

利用AHB實現通信

為了實現可編程，需要將C／C++程序表達的信息經過編譯器、LEON3處理器、AHB總線、DMA控制器和必要的HDL代碼，轉化成Speed能夠識別的信息，進入Speed模塊中，如圖2。其中AHB總線是LEON3 Core和Speed Core結合的關鍵。

AHB總線及AHB控制器

AMBA總線是一種應用廣泛的層次化總線結構，有高速的AHB和低速APB之分，其中AHB是一種流水式高速總

線結構，地址和數據總線相互獨立，可掛載16個Master和Slaver設備，常用來組織和連接高性能模塊，如處理器、DMA控制器、協處理器等。AHB總線的核心是AHB控制器，主要包括仲裁器、譯碼器和多路復用器，其中仲裁器選擇AHB Master，而譯碼器選擇AHBS1ave，實現寫數據WDATA和讀數據RDATA分開，如圖3所示。

DMA控制器

DMA是指設備直接對計算機存儲器進行讀寫操作的方式。這種方式下數據的讀寫無需CPU執行指令，也不經過CPU內部寄存器，而是利用系統的數據總線直接在源地址和目的地址之間傳送數據，達到極高的傳輸速率。DMA控制器一方面可以接管總線，即可以像CPU一樣視為總線的主設備，這是DMA與其它外設最根本的區別；另一方面，從屬設備。

本文中為了實現DMA和AHB密切配合，即啟動DMA后大量原始數據通過AHB總線從數據存儲器進入Speed模塊，需要DMA控制器內部包含AHB Master模塊，如圖4所示。另外需要說明的是，LEON3為了實現AHB上設備的plug&play需要在0xFFFFF000-0xFFFFF800地址空間添加設備信息，所以DMA控制器和Speed協處理器亦要如此，以便LEON3的軟硬件協調一致。在c語言實現DMA時，向DMA的控制寄存器寫入相應的信息，即可啟動DMA傳輸，如圖5所示。

Speed的AHB接口

為了使Speed可以順利接收LEON3傳送過來的控制字或DMA傳送過來的原始數據，需要在原有的Speed core模塊頂層添加AHB Slaver協議來接收AHB上傳送的數據，以及產生相應波形的HDL代碼來將c程序的信息生成Speed所能識別的信號波形進入Speed模塊內部，即從圖6中的控制字，轉化成圖7中的時序。

同理于控制字，濾波系數和原始數據的輸入亦需要一定的HDL代碼來實現指令或數據向時序圖的轉化，其本質相當于譯碼，實現起來難度不大，此處就不再累述。Speed處理后數據通過狀態信號(zero_flag)下降沿觸發LEON3的中斷響應，實現向外部存儲器的輸出，此過程和數據輸入類似。

編程，編譯及仿真

用戶在c編程時，只需要按照Speed所需的啟動方式，先設置控制字、再輸入濾波系數、然后啟動DMA輸入原始數據。值得注意的地方是，為了實現Speed的運算與DMA中原始數據輸入同步，需要在c代碼的不同指令間插入一定的延遲指令，此延遲間隔可根據軟硬件的響應速度來計算。

Gaisler Research公司提供完整的LEoN3開發套件，包括C代碼編譯器sparc－elf-gcc，大大方便了軟硬件開發和聯合調試。將LEON3和Speed的soC硬件HDL描述，及編譯后的二進制指令調入Modelsim進行軟件仿真，再利用FPGA進行硬件仿真，其結果如圖8、9、10所示。

結語

本項目利用LEON3的高性能、易編程、開源等優點，開發了AHB總線接口和DMA控制器，實現了Speed專用信號處理器的軟件可編程，大大簡化了Speed用戶的開發過程。有待改進之處是：(1)當前Speed可處理40bit數據，而Leon3是32bit，沒有最大限度發揮speed的運算能力；(2)如果在LEoN3上運行RTEMS(Real Time Executive forMulfiprocessor Systems)操作系統，將進一步方便用戶擴展LEON3的利用價值。