基于時域脈沖回波的通信線纜斷點測試系統的設計與實現

摘要:介紹一種基于時域脈沖回波(TDR)原理的通信線纜斷點測試系統。該系統設計以AT89C52單片機為控制核心，以FPGA為測試主體發射接收脈沖，采集脈沖往返線纜時間，實現通信線纜斷點位置的測量。該系統結構簡單、操作簡便、測距精度較高、應用效果良好。

關鍵詞:時域脈沖回波(TDR);斷點測試;通信線纜;FPGA;AT89C52

中圖分類號:TP393文獻標識碼:A文章編號:1009-3044(2009)32-8962-02

Design and Realization of Testing System for Measuring Communication Cable Breakpoint Based on TDR

TANG Tao

(Information Network Center，Anhui University of Architecture，Hefei 230022， China)

Abstract: The testing system for measuring communication cable breakpoint based on TDR(time domain reflection) is introduced. The system uses AT89C52-MCU as a control core，and FPGA(Field-Programmable Gate Array) as test main body to transmit and receive pulse，and collects the trip time of pulse in communication cable，so that the system realizes the communication cable breakpoint measurement. The system is in simple construction and easy operation.It offers precise distance measurement and excellent effects.

Key words: time domain reflection(TDR); breakpoint test; communication cable; FPGA; AT89C52

線纜作為傳輸高速數據的介質，一旦產生故障，嚴重時可導致整個通信網絡系統的癱瘓。線纜測距是排除線纜故障的前提條件，準確的線纜測距可以縮短發現故障點的時間，利于快速排除故障，減少損失。由于通信線纜的隱蔽性敷設，簡單工具無法判定斷點故障。現有線纜測試系統操作復雜，測試時要求知道準確的線纜長度等技術數據;測量精度受環境溫度、電磁干擾等因素的影響，無法準確測量。本文介紹一種運用時域脈沖回波原理測量線纜斷點故障的方法，較之傳統的測試法，它具有在線載波檢測、測距精度較高、自動化程度好、操作簡便等優點。

1 時域脈沖回波原理

測試時向線纜一端注入低壓脈沖，該脈沖沿線纜傳播，當遇到故障點，脈沖產生反射回到測量點，通過儀器獲得發射脈沖與反射脈沖的時間差?駐t，又已知脈沖在線纜中的波速度v，可得到故障點距離L:

L=?駐vt/2 (1)

在測量中，選擇合適的脈沖寬度值可以使測量誤差減小。考慮到脈寬越大則反射脈沖波分辨率越小，以及同軸電纜的低通特性，為使反射脈沖波保持一定的分辨率并減小其畸變，本線纜測試系統采用寬度可變的脈沖，并提高脈沖幅度，測試不同長度的線路。

2 系統設計

2.1 系統硬件設計

系統的硬件電路由單片機、總線、存儲器、發射電路、接收電路和外圍設備(顯示器和鍵盤等)組成，其結構如圖1所示。

系統的工作原理:測試時通過人機鍵盤設置脈沖寬度，單片機發送測試開始指令和脈寬控制字，FPGA接收到測試指令，根據脈寬控制字產生脈沖并開始計數，脈沖經發射電路到被測線纜。遇到斷點后，脈沖原路返回，再經信號接收電路產生下降沿，使FPGA停止計數，并將計數值傳給單片機，從而計算出斷點位置，并通過顯示電路顯示，單片機通過串口與PC機通信，傳輸所測數據。

2.1.1 單片機模塊

單片機選擇目前流行的AT89C52器件，40個引腳，片內帶4 kB閃爍存儲器EPROM和片內帶256B RAM;提供32條I/O引腳，大部分可作數字和脈沖輸人或輸出;2個16位定時計數器，對外計數脈沖可使用單片機的P3.4或P3.5;6個中斷源，其中P3.2或P3.3可直接提供外部中斷處理;1個可編程標準串口引腳為P3.0和P3.1;時鐘頻率4MHz～24MHz等。數據存儲器的選用，因AT89C52片內RAM存儲容量太小，擴展6264靜態RAM芯片作為外部數據存儲器，存儲容量8k×8位。擴展了鍵盤電路，可實現對信號參數的設定和調節，適合諸多行業和多種場合的電纜斷點故障的測距。

2.1.2 FPGA模塊

FPGA內部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出輸入模塊IOB(Input Output Block)和內部連線(Interconnect)三個部分。FPGA產生寬度可調的脈沖，按系統設計要求單片機向FPGA預置一個數，狀態機處于低電平，在接收到單片機啟動命令后，計數器1開始計數，與此同時狀態機置高，每一個時鐘脈沖沿到來時，計數器1值與預置數比較，直到兩者相等，狀態機才轉為低電平，這樣就發射一個脈沖。

測試系統所能采集到的反射脈沖在測試盲區外至少有2個，而有用的為前兩個:一個是發射脈沖直接經接收電路得到，另一個是由線纜反射再經接收電路得到。若有其他脈沖則是由于脈沖的多次反射引起的。顯然，脈沖在線纜中傳播的時間為兩個反射脈沖之間的時間差，這樣就很容易避免電路所帶來的系統誤差，提高了測試精度。

當接收到回波產生的第1個脈沖下降沿后。計數器2開始計數，直到第2個下降沿到來，計數器停止計數，計數值鎖存后通知單片機已完成，單片機分兩次高8位和低8位讀取計數器值。計數器2通過鎖相環倍頻得到更高的采集時鐘，以減小因采集計數所帶來的測試誤差。本系統FPGA選擇了Xilinx Virtex-5產品。

2.1.3 顯示電路模塊

一般的顯示電路包含鎖存器、譯碼器和驅動器，信號較多，需要占用大量的單片機資源，而且電路復雜，相應的驅動程序也較復雜。本設計選擇了集成度高、含有動態掃描的、可直接驅動的7段LED串行顯示接口芯片MAX7219。

2.1.4 脈沖發射接收模塊

脈沖發射接收原理如圖2所示。為防止因信號損耗過大導致回波幅值較小不易辨別，將 FPGA產生的脈沖通過放大電路放大;為避免因測試點阻抗不平衡導致發射脈沖幅度減小，在放大電路與線纜之間加入高頻脈沖隔離器，使電路與線纜更好耦合。信號放大電路與FPGA之間加入光電隔離，防止相互干擾，同時對FPGA起到電氣隔離保護作用。在遇到斷點后，脈沖原路返回，經耦合電路后再經放大處理，由光電耦合器產生下降沿，傳輸至FPGA。

脈沖發射電路由光電耦合電路、單穩態觸發器、反相器、高頻射極跟隨器、載波發射結合電路等組成。脈沖接收電路由載波發射結合、電壓降幅、光電耦合、脈沖電壓整形等電路組成。發送接收模塊設計流程如圖3所示。

接收過程:初始狀態是等待狀態，當檢測到0時進入檢驗狀態，在檢驗狀態下如果再檢測到0則進入接收數據狀態，當接收完8位比特數后判斷是否有停止位，如果有則結束接收過程重新進入等待狀態。

發送過程:初始狀態是等待狀態，當接收到開始發送的信號則進入發送過程，先發送起始位，再發送8位比特數，每位寬度為2個周期，當一個字節發送完畢后發送一個停止位，發送結束，重新回到等待狀態。

2.2 系統軟件設計

系統軟件由主程序及中斷服務子程序(含顯示程序)組成，主要分為初始化、脈沖波發射、反射波采集、數據計算、顯示處理等幾部分。系統初始化，包括單片機和LCD的初始化，顯示主屏開機信息。主程序在初始化后，根據提示進行測試，首先選擇是否測試波速，然后測試故障線纜。按下發射鍵，程序將AT89C52 CPU中的定時器T0賦初值，開始計時，開中斷以便接收反射波。為保證獲取到反射波，P1.0端反復發射直至接收到數據為止。轉入中斷服務子程序后，關中斷，以屏蔽后續反射或干擾波。從定時器T0獲取從發射至收到反射計算的實際時間T，斷點按式(1)計算。顯示程序中建立CGRAM，以漢字方式顯示。最后顯示時間、波速度及斷點位置。

3 系統測試

系統對某一小同軸電纜和對稱電纜各為2km進行了載波模擬測試，所得顯示結果分別是2018.5m和2016.9m，最大誤差為0.925%，表明該系統測試精度較高。產生誤差的原因主要是由于電纜傳輸中的回波損耗及噪聲，以及單片機處理速度的影響，使檢測精度受到了一定的限制。

4 結束語

系統的優點主要體現在:

1) 該測試系統采用FPGA產生并接收脈沖，避免了因時鐘頻率不夠高而使得測試精度較低的問題，減小了測試盲區及系統誤差;

2) 結構簡單，系統采用的都是常見的電子器件，容易形成產品，且價格便宜;

3) 設計采用的方法原理簡單易行，自動化、智能化的工作過程可大大減少人的工作量，測量結果準確度高，對溫度、濕度等環境指標要求不高，環境適應性強;

4) 該測試系統能夠快速準確測試出斷點位置，并且只需適當剪切，便可作為內嵌模塊應用于其他系統。

參考文獻:

[1] 蔡美琴，張為民，沈新群，等.MCS一51系列單片機系統及其應用[M].北京:高等教育出版社，2001:124-125.

[2] 馬天兵，楊洪濤，趙春軒.基于89C52對電纜斷點的測定系統設計[J].電氣應用，2005，24(8):82.

[3] 徐丙垠，李勝祥，陳宗軍.通信線纜線路障礙測試技術[M].北京:北京郵電大學出版社，2000.

[4] 魏書寧，龔仁喜，劉琚.電纜故障測試儀硬件的設計和實現[J].電測與儀表，2004，41(12):35-38.

[5] 何致遠，周克寧.脈沖回波法通信電纜斷點測試系統[J].電測與儀表，2000，37(7):31-33.