跟蹤雷達(dá)的高速實(shí)時(shí)信號處理系統(tǒng)研究

摘 要：介紹了基于多片ADSP-TS101的高速實(shí)時(shí)跟蹤雷達(dá)信號處理系統(tǒng)。為了實(shí)現(xiàn)對雷達(dá)信號的高速實(shí)時(shí)處理，系統(tǒng)采用并行化和模塊化設(shè)計(jì)，將硬件平臺與軟件編程相結(jié)合，對跟蹤雷達(dá)回波信號采用脈沖壓縮，動目標(biāo)檢測以及恒虛警處理算法，獲取了目標(biāo)距離和角度信息。對該系統(tǒng)進(jìn)行測試，結(jié)果表明系統(tǒng)的實(shí)現(xiàn)具有很高的可行性和效率。

關(guān)鍵詞：ADSP-TS101；跟蹤雷達(dá)；脈沖壓縮；MTD；CFAR

中圖分類號：TN957-51 文獻(xiàn)標(biāo)識碼：A

文章編號：1004373X(2008)0501903

Study of High Speed Real-time Signal Processing System of Tracking Radar

GAO Yuanyuan，LUO Feng，WU Shunjun

(National Key Lab of Radar Signal Processing，Xidian University，Xi′an，710071，China)

Abstract：A high speed real-time tracking radar signal processing system based on multiple ADSP-TS101 chip is presented in the paper.In order to realize high speed real-time radar signal processing，parallel and blocking design is adopted in the system.Hardware platform and software programming are combined and echo signal is processed by employing pulse compression，moving target detection and CFAR processing to obtain the information of target distance and azimuth.The validity and high efficiency of the system algorithms is proved in the successful realization of the system.

Keywords：ADSP-TS101;tracking radar;pulse compression;MTD;CFAR

1 引 言

跟蹤雷達(dá)是重要的現(xiàn)代雷達(dá)體制之一，可以對目標(biāo)進(jìn)行連續(xù)跟蹤并獲取目標(biāo)航跡信息，以便進(jìn)行瞄準(zhǔn)計(jì)算。為了實(shí)現(xiàn)跟蹤作用，要求波束的主瓣指向目標(biāo)后，波束也必須連續(xù)跟隨目標(biāo)移動，以保證天線波束的主瓣指向不斷地對準(zhǔn)運(yùn)動目標(biāo)，并隨時(shí)測定目標(biāo)的瞬時(shí)坐標(biāo)數(shù)據(jù)，以實(shí)現(xiàn)天線對目標(biāo)的跟蹤。隨著導(dǎo)彈、火箭、人造衛(wèi)星和宇航技術(shù)的發(fā)展，采用順序比較波瓣法的圓錐掃描天線體制已經(jīng)不能滿足跟蹤高速飛行器的要求。而單脈沖跟蹤由于采用同時(shí)比較波瓣法，獲取誤差信號迅速，跟蹤速度快，誤差信號只與接收到的幾個(gè)波束的回波脈沖幅度的相對值有關(guān)，不存在目標(biāo)起伏干擾，因此角跟蹤精度高，抗干擾能力強(qiáng)，而且獲取目標(biāo)距離信息的波束在天線軸向輻射最強(qiáng)，使得雷達(dá)的作用距離也遠(yuǎn)。

跟蹤雷達(dá)對回波信號的特征提取和目標(biāo)識別對數(shù)據(jù)的運(yùn)算量和吞吐量都提出了特殊要求：即要求對和差通道正交兩路回波信號同時(shí)進(jìn)行采集，并實(shí)現(xiàn)高速傳輸、實(shí)時(shí)大容量處理。因此，其對處理性能的高要求使得大規(guī)模實(shí)時(shí)并行數(shù)字信號處理得到廣泛應(yīng)用。

文中介紹了基于多片ADSP-TS101芯片的某跟蹤雷達(dá)的高性能處理系統(tǒng)的設(shè)計(jì)。系統(tǒng)利用DSP軟件編程完成跟蹤雷達(dá)信號處理算法的實(shí)現(xiàn)，設(shè)計(jì)時(shí)充分利用ADSP-TS101芯片的內(nèi)部資源，發(fā)揮其性能，合理地解決了高速數(shù)據(jù)率問題，在存儲雷達(dá)回波信號的同時(shí)，完成了對雷達(dá)回波信號高速實(shí)時(shí)的并行處理。

2 系統(tǒng)構(gòu)成

系統(tǒng)為振幅和差單脈沖跟蹤雷達(dá)，在對目標(biāo)的跟蹤時(shí)，只收到一個(gè)回波脈沖即可得到目標(biāo)的全部信息(距離、仰角和方位角)。為了實(shí)現(xiàn)距離、角度上的高精度跟蹤，系統(tǒng)距離跟蹤采用數(shù)字式距離跟蹤，通過對雷達(dá)回波信號進(jìn)行頻域分析，利用回波信號的相移或頻移與時(shí)延的對應(yīng)關(guān)系得出距離信息。角度信息的提取和跟蹤采用比幅式單脈沖。系統(tǒng)將回波信號在AD板中進(jìn)行采樣及中頻正交檢波后輸出I，Q兩路數(shù)據(jù)。在運(yùn)算板中對數(shù)據(jù)做脈沖壓縮處理后提取目標(biāo)的距離信息，再通過動目標(biāo)檢測模塊，進(jìn)行相參積累、求模、恒虛警處理就可以實(shí)時(shí)、有效、準(zhǔn)確地檢測出目標(biāo)的距離、速度以及相對于雷達(dá)的俯仰角、方位角和角誤差，其中俯仰角、方位角與角誤差是在差通道中分時(shí)處理獲取。該系統(tǒng)構(gòu)成如圖1所示。

3 系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

3.1 硬件平臺

跟蹤雷達(dá)的處理系統(tǒng)硬件由A/D板、定時(shí)板、和差通道運(yùn)算板組成。A/D板可通過A/D轉(zhuǎn)換器完成對外部和差兩路通道信號的模數(shù)轉(zhuǎn)換，并且在FPGA內(nèi)對數(shù)字信號進(jìn)行正交中頻檢波，緩存并送出到運(yùn)算板。從A/D采樣精度和速度綜合考慮，選擇14 b的A/D轉(zhuǎn)換器，其采樣率可達(dá)到100 M，可以滿足系統(tǒng)對12 b有效位數(shù)和40 MHz采樣速率的要求。由于FPGA具有門陣列的高邏輯密度和高可靠性，使用FPGA實(shí)現(xiàn)正交中頻檢波具有更快的處理速度及良好的升級和擴(kuò)展性。定時(shí)板是由一片AT91RM9200和一片F(xiàn)PGA構(gòu)成的，其中AT91RM9200起控制作用，他通過從RS 422串口接收到外部主機(jī)的控制命令，對內(nèi)部系統(tǒng)進(jìn)行控制，同時(shí)根據(jù)從和差通道運(yùn)算板傳入的距離、速度、角誤差等數(shù)據(jù)，產(chǎn)生相應(yīng)的控制命令。而FPGA主要功能是進(jìn)行高速數(shù)據(jù)傳送，并由外部傳入的差分時(shí)序定時(shí)信號，產(chǎn)生AD板、和差通道板相應(yīng)的定時(shí)信號。運(yùn)算板通過FPGA完成與外界信息交互以及對DSP的運(yùn)算控制，利用4片DSP芯片完成雷達(dá)信號處理，后將運(yùn)算完的數(shù)據(jù)再由FPGA回傳到定時(shí)板，由此可見DSP在整個(gè)運(yùn)算過程中起著核心的作用。

該系統(tǒng)的運(yùn)算板將和差通道分開處理，和、差通道運(yùn)算板采用同樣的設(shè)計(jì)，兩塊運(yùn)算板計(jì)算之后進(jìn)行綜合求取目標(biāo)的方位信息。考慮到系統(tǒng)的實(shí)際功能及通用性和可擴(kuò)展性，運(yùn)算板采用1片F(xiàn)PGA與4片DSP組合構(gòu)成，其組成框圖如圖2所示。基于實(shí)現(xiàn)功能和性能，所用FPGA為Cyclone II系列。而DSP采用AD公司新一代TigerSHARC結(jié)構(gòu)的高性能定點(diǎn)/浮點(diǎn)數(shù)字信號處理器ADSP-TS101，他具有很強(qiáng)的數(shù)據(jù)處理能力和非常高的運(yùn)算速度，片內(nèi)有高達(dá)6 Mb的雙口RAM。另外，多條相互獨(dú)立的總線和強(qiáng)大的通信能力，使其可以方便地構(gòu)成性能更高的多處理器并行信號處理系統(tǒng)。運(yùn)算板4片DSP以松耦合的鏈路方式進(jìn)行無縫連接，每片DSP可單獨(dú)工作。在硬件設(shè)計(jì)時(shí)，前一片DSP的FLAG0引腳連到下一片DSP的中斷引腳IQR0，這樣就可以用中斷機(jī)制控制鏈路口的傳輸。每個(gè)DSP的其余中斷引腳和FLAG引腳都與FPGA相連，從而不直接相連的DSP之間可以通過FPGA進(jìn)行通信。DSP1通過FLASH加載程序，DSP2，DSP3，DSP4的程序通過鏈路口串行加載。加載完成后，程序進(jìn)入等待狀態(tài)，一直到中斷來到時(shí)，開始運(yùn)行主程序，完成處理任務(wù)。

3.2 軟件設(shè)計(jì)

軟件編程最重要的是軟件處理的高效性，因此在設(shè)計(jì)信號處理軟件時(shí)，要對每個(gè)模塊的運(yùn)算高效性做詳細(xì)的分析。基于系統(tǒng)硬件構(gòu)成，主要介紹對運(yùn)算板2片DSP編程，完成對雷達(dá)回波信號的脈沖壓縮、動目標(biāo)檢測(MTD)的運(yùn)算實(shí)現(xiàn)。系統(tǒng)運(yùn)算板中，DSP1通過并行總線使用DMA握手的方式讀入中頻解調(diào)后的和/差通道I、Q路數(shù)據(jù)，對數(shù)據(jù)進(jìn)行脈沖壓縮。后將處理的數(shù)據(jù)按波門通過鏈路口1發(fā)送給DSP2。DSP2對脈壓數(shù)據(jù)經(jīng)過32個(gè)周期的積累后，采用FFT實(shí)現(xiàn)窄帶多普勒濾波器組，完成相參積累，并對結(jié)果進(jìn)行求模、恒虛警處理，最后將處理結(jié)果通過鏈路口0傳送給DSP4。

系統(tǒng)中需對32個(gè)通道（周期）的數(shù)據(jù)依次進(jìn)行脈壓后做相參積累和CFAR。為了實(shí)現(xiàn)并行處理，提高DSP處理速度，實(shí)現(xiàn)數(shù)據(jù)處理的連續(xù)性和等待數(shù)據(jù)傳輸時(shí)間的最小，在設(shè)計(jì)中將DMA傳輸與內(nèi)核并行工作。具體做法是將DSP的輸人RAM邏輯上分成兩個(gè)大小相等的部分A和B。當(dāng)外部數(shù)據(jù)向A (B)寫數(shù)據(jù)時(shí)，DSP從B(A)取出上一批已經(jīng)存人的數(shù)據(jù)，然后進(jìn)行處理。其輸出RAM設(shè)置過程同輸入RAM。在實(shí)現(xiàn)中，DSP進(jìn)行完初始化后，等待外部中斷的到來。外部中斷是告知DSP外部數(shù)據(jù)(雙口RAM 中)已經(jīng)準(zhǔn)備好，可以進(jìn)行處理的握手信號。進(jìn)入中斷后，先啟動DMA進(jìn)行外部數(shù)據(jù)的輸入，同時(shí)內(nèi)核進(jìn)行對上一批輸人數(shù)據(jù)的運(yùn)算，存入存儲區(qū)，把上一批的結(jié)果送入下一運(yùn)算模塊。下面給出軟件設(shè)計(jì)流程圖，如圖3所示。

脈沖壓縮和MTD的實(shí)現(xiàn)都要用到FFT變換，為了在程序處理時(shí)最大可能地利用ADSP-TS101的總線資源，提高處理的速度，針對ADSP-TS101 6 Mb片上存儲區(qū)分為M0，M1，M2三個(gè)區(qū)域及其各區(qū)域可具有獨(dú)立總線的優(yōu)點(diǎn)，將程序代碼放在片上存儲區(qū)M0，旋轉(zhuǎn)因子及匹配濾波器系數(shù)放在M1，而輸入及輸出乒乓存儲區(qū)設(shè)置到M2，這樣在進(jìn)行處理最耗時(shí)間的FFT/IFFT 運(yùn)算時(shí)，便可充分利用ADSP-TS101的指令并行優(yōu)勢。試驗(yàn)證明，這樣設(shè)置比將所有參與運(yùn)算的數(shù)據(jù)采用其他任何方式存放至少節(jié)省10%的指令周期。同時(shí)對FFT的旋轉(zhuǎn)因子及脈壓的匹配濾波器系數(shù)均事先放入存儲區(qū)，進(jìn)一步減少所耗費(fèi)的指令周期，提高了效率。利用ADSP-TS101雙運(yùn)算模塊，單指令多數(shù)據(jù)(SIMD)的特點(diǎn)，在求模和CFAR的設(shè)計(jì)中，同時(shí)進(jìn)行兩個(gè)距離單元的兩個(gè)通道的并行處理，大大縮短了算法的實(shí)現(xiàn)時(shí)間。程序從CFAR算法實(shí)現(xiàn)的優(yōu)化出發(fā)，可巧妙地避免重復(fù)的求和運(yùn)算，減少算法的指令周期。

4 系統(tǒng)測試結(jié)果

上述設(shè)計(jì)在實(shí)際中得到了驗(yàn)證，用模擬信號源產(chǎn)生脈沖重復(fù)周期為300 μs的和差兩路線性調(diào)頻信號作為測試信號，然后將該信號送到被測系統(tǒng)中進(jìn)行處理，最后通過串口將處理結(jié)果送到計(jì)算機(jī)中對目標(biāo)信息進(jìn)行觀察驗(yàn)證。測試系統(tǒng)框圖如圖4所示。

在測試部分中，AD板正交檢波后以DMA握手方式將I，Q兩路數(shù)據(jù)打包后送到DSP1中進(jìn)行脈壓，在一個(gè)脈沖發(fā)射周期內(nèi)，外部數(shù)據(jù)DMA傳輸時(shí)間為40 μs，脈壓完成需198 μs，通過鏈路口傳輸數(shù)據(jù)所需時(shí)間約為5-36 μs，該實(shí)現(xiàn)過程共需40+198+5-36=243-36 μs。在實(shí)行了運(yùn)算與數(shù)據(jù)傳輸?shù)牟⑿刑幚砗髮?shí)際處理時(shí)間縮小到約200 μs，小于脈沖重復(fù)周期(300 μs)。DSP2接收32通道數(shù)據(jù)需172 μs，相參積累的完成需118 μs，求模和恒虛警的完成需336 μs，該實(shí)現(xiàn)過程共需172+118+336=626 μs。同樣，實(shí)行并行處理后實(shí)際處理時(shí)間縮小，遠(yuǎn)小于32個(gè)脈沖重復(fù)周期。由此看出，該系統(tǒng)滿足時(shí)間要求。圖5為測試一個(gè)目標(biāo)的回波脈壓后的結(jié)果，(a)為Matlab仿真脈壓結(jié)果，(b)為DSP運(yùn)行結(jié)果，二者誤差很小，主副瓣比約為-28 dB。圖6(a)為MTD的結(jié)果，由x，y值可知目標(biāo)f_d為0，則速度為0，若每一個(gè)距離單元代表15 m，則目標(biāo)在315 m。圖6(b)為CFAR結(jié)果，可檢測到目標(biāo)在零通道的第21個(gè)距離單元處，與Matlab仿真結(jié)果相同。系統(tǒng)輸入幅度不同的和差兩路測試信號，其角誤差為0-006 34°，得到的實(shí)測角誤差為0-006 54°，誤差很小，角跟蹤精度高。這是由于系統(tǒng)對和差通道采用了相同的處理，減小了通道不一致性對測量的影響，提高了角跟蹤精度。

5 結(jié) 語

本文以跟蹤雷達(dá)的處理系統(tǒng)設(shè)計(jì)為背景，利用ADSP-TS101的超高性能和內(nèi)部資源，采用并行化和模塊化設(shè)計(jì)，將硬件平臺與軟件編程相結(jié)合，實(shí)現(xiàn)了對雷達(dá)信號的高速實(shí)時(shí)處理。對脈沖壓縮、MTD、CFAR的實(shí)現(xiàn)過程，特別是軟件設(shè)計(jì)過程中的具體問題進(jìn)行了詳細(xì)的討論，最后給出一組測試結(jié)果，驗(yàn)證了系統(tǒng)對目標(biāo)距離跟蹤、角度跟蹤的可靠性和高效性。

參考文獻(xiàn)

［1］丁鷺飛，張平.雷達(dá)系統(tǒng)[M].西安:西北電訊工程學(xué)院出版社，1984.

［2］丁玉美，高西全，彭學(xué)愚.數(shù)字信號處理[M].西安：西安電子科技大學(xué)出版社，1994.

［3］Tiger SHARC DSP Hardware Reference[Z].Analog Devices Inc.2003.

［4］Tiger SHARC DSP Programming Reference[Z].Analog Devices Inc.2003.

［5］劉書明，蘇濤，羅軍輝.Tiger SHARC DSP應(yīng)用系統(tǒng)設(shè)計(jì)[M].北京：電子工業(yè)出版社，2004.

［6］顧穎，張雪婷，張飚.基于ADSP-TS201的通用雷達(dá)信號處理機(jī)的設(shè)計(jì)[J].現(xiàn)代雷達(dá)，2006，28(6):49-51.