一種測試生理刺激反應時間的電路設計

摘 要：隨著電子技術的飛速發展，在集成技術高度發達的今天，人們已越來越不滿足使用傳統的通用邏輯器件的設計。FPGA的應用是現代教育發展的一種趨勢，通過生理刺激反應時間測試儀設計實例，比較詳細地說明人體受到刺激反應后在數字邏輯電路的實踐應用。通過本設計，有意識地激發學生學習的興趣和積極性，培養他們熟練運用EDA技術的能力，以滿足時代的需要。

關鍵詞：FPGA;EDA;生理刺激反應;通用邏輯器件

中圖分類號：TM13 文獻標識碼：B 文章編號：1004373X(2008)1717103

Design of a Circuit for Physiological Stimulus Reaction

LIU Yuying

(School of Information Science，Donghua University，Shanghai，200135，China)

Abstract：It is tenderncy of modern education that FPGA will be applied to the electronic teaching practice.By using physiological stimulus reaction in design，this article introduces the design application of digital logic circuit.This paper gives a complete example of design report.By the design，students′interest and activity are aroused and they can skillfully master the capibitity of EDA.This pratice is a pivotal step to enhance the integrative diathesis and the innovative ability of the students in order to meet the need of the times.

Keywords：FPGA;EDA;physiological stimulus reaction;general logic device

隨著電子技術發展，電子電路的形式趨向復雜化，面對這一狀況，人們已經清醒地認識到，要分析和設計復雜的電子系統人工的方法已不適用。依靠傳統的實驗教學已遠不能滿足社會對高新技術人才的培育需要。本文就一個綜合性的實例“生理刺激反應時間測試儀”的設計過程具體說明了FPGA在電子電路設計中所起的作用。

1 總體方案的設計

人體在受到外界聲、光信號刺激后作出反應的時間有快有慢，某些職業對從業人員的生理刺激反應時間有一定要求。比如，短跑、跨欄運動員的成績都精確到0.01 s，所以運動員在起跑瞬間對發令槍響做出的反應時間對其運動成績有很大程度的影響。生理刺激反應時間測試儀就是用于測量被測試者在受到聲、光信號刺激后做出反應動作的滯后時間。本文通過生理刺激反應時間測試儀的設計和實現，介紹數字測量儀器的功能分析和設計綜合方法。

1.1 設計要求

(1) 受試者可以按“刺激源選擇”鍵選擇刺激信號是光或聲。

(2) 當受試者按 “測試開始”按鍵后，系統進入準備狀態，“準備”燈亮，其他指示燈滅，顯示器顯示全零。

(3) 測試儀在“準備”燈亮后的1~10 s時間內隨機發出光刺激信號(“測試”燈亮)或聲刺激信號(蜂鳴器響)，“準備”燈滅。

(4) 當刺激信號發出后測試儀開始計時，直到受試者按下“反應”鍵停止計時，計時單位為0.1 ms。

(5) 以七段 LED數碼管顯示計時測量值的高三位，最低位測量值進行四舍五入處理，顯示值保持到新的測量開始。

(6) 若受試者的反應時間超過999.5 ms，“溢出”燈亮指示，測試計數器立即停止計時，“測試”燈滅或蜂鳴器停，“溢出”燈持續發光直到下次測試開始。

(7) 若受試者在刺激信號未發出前按“反應”鍵，“違例”指示燈亮，“準備”燈滅，并禁止刺激信號發出。

1.2 硬件環境

測試儀的控制部分以FPGA實現，光刺激信號由發光二極管產生、聲刺激信號由蜂鳴器產生。“測試開始”按鍵和“反應”按鍵選擇點觸鍵產生脈沖信號，刺激源選擇采用自鎖鍵產生電平信號。測量值采用3個七段LED數碼管顯示，顯示方式由FPGA開發裝置決定。設計隨機脈沖發生模塊在DE2開發板或LP-2900開發裝置上實現，其原理框圖如圖1所示。

2 設計任務分析

分析設計要求可知，生理刺激反應測試儀的基本功能是隨機產生刺激信號、計時顯示以及對受試者的操作進行邏輯判斷。在數字邏輯電路中，計數器具有累計時鐘脈沖的作用，可以實現定時、延時或計時功能，所以，生理刺激反應測試儀的主要部件是計數器和邏輯控制電路。系統設計中需要解決以下幾個問題。

2.1 隨機信號產生

隨機信號是指控制條件滿足后脈沖出現時間無法確定的信號。如果以一個任意出現的控制電平去選通一個周期性定時出現的脈沖信號，由于脈沖出現的時間與控制電平有效的時間沒有任何關聯，當控制信號有效后，在定時周期時間范圍內會隨機出現選通脈沖。在數字電路中，計數器的溢出信號是循環定時產生的。比如，計數器的模為M、計數脈沖頻率為1 s，則計數器的溢出信號周期為M s，信號寬度一般為1 s。若用一個電平信號通過邏輯門選通該計數器的溢出脈沖，則當控制電平有效后，邏輯門的輸出在0~M s之間產生隨機脈沖信號。

同樣，若用電平信號控制一個模為N、初始值為0、計數脈沖頻率為1 s的計數器使能端，當使能電平有效后，計數器產生溢出信號的延時時間為N-1~N s。

2.2 最低位計數值的四舍五入處理

生理刺激反應測試儀的時間測量為四位十進制數，而顯示值為三位十進制數，最低位測量值要求進行四舍五入處理。即當最低位計數值小于5時，高三位測量值直接顯示；當最低位計數值大于4時，高三位測量值加1后顯示。數字電路中實現數值四舍五入的方法很多，本設計可以利用計數器的預置數功能，在測量前將測試計數器的初始值預置為5。這樣，測試結束時的計數值是實際測量值加5。當最低位測量值大于等于5時，必然產生向高位的進位，實現了測量值的四舍五入功能。

2.3 邏輯控制電路

邏輯控制電路的功能是根據按鍵信號控制延時、定時電路和測試計數器，判斷受試者發出的反應信號response是否違例、測試計時是否溢出，并根據各信號控制相應的指示燈點亮。在生理刺激反應測試儀中，部分控制信號是互相關聯的，比如A信號使Q信號置位，B信號使Q信號復位。這樣的邏輯關系可以有很多方法實現，比如利用D觸發器的同步觸發功能和異步復位功能：A脈沖的上升沿觸發D觸發器使其輸出Q置位，B脈沖的有效電平使D觸發器立即復位。信號時序波形示例和參考電路原理如圖3所示。

3 電路的實現

分析系統功能，可以設置生理刺激反應測試儀的主要控制信號為開始信號start、準備信號ready、隨機信號random、測試信號test、反應信號response、測試計數器溢出信號overflow和違例信號weili。若選擇下降沿有效的點觸鍵為“測試開始”鍵和“反應”鍵，比如LP2900開發裝置上的PS1，PS2鍵，則start，response為相應按鍵產生的負脈沖信號。ready，test，response，overflow，weili設置為觸發器產生的電平信號。

系統電路根據控制功能劃分為刺激信號隨機產生、測試計時、顯示、邏輯控制、時基信號產生等5個模塊。其中隨機信號采用模N的延時計數器、模M的定時計數器及相應的控制邏輯產生，測試計數器采用可預置、有使能控制的4級8421BCD碼十進制加計數器實現。由于正常測試時間小于1 s，所以時間計數值可以不經鎖存直接顯示。

時基電路是產生定時、延時、計時電路以及顯示掃描電路的時鐘脈沖，蜂鳴器的發聲也需要音頻脈沖控制。各脈沖可以根據所用FPGA開發裝置的基準時鐘分頻獲得。

邏輯控制電路按控制要求產生各控制信號，根據系統工作原理，各信號時序關系如下：

(1)“測試開始”按鍵產生的start負脈沖觸發ready信號有效，控制test，weili，overflow無效，并預置測試計數器初值。

(2) ready信號控制延時計數器開始計數，延時時間1~2 s。當延時時間到，dealy信號有效。dealy信號等待選通模M定時計數器的溢出信號產生隨機脈沖random，等待時間為0~M s。這樣，隨機信號random比“測試開始”按鍵的作用時間滯后1~M+2 s出現。

(3) 當隨機脈沖random出現后，觸發test信號有效并控制ready，dealy信號無效。test信號點亮“測試”燈或控制蜂鳴器鳴響，并允許測試計數器開始計時。

(4) 當“反應”鍵按下后，產生response負脈沖，使test信號無效，測試計數器停止計數。

(5) 若反應時間超過999.5 s，測試計數器產生的溢出脈沖觸發overflow信號有效。overflow信號控制測試計數器停止計數。

(6) 若test信號無效時按下“反應”鍵，response脈沖觸發weili信號有效，并控制ready信號無效。weili信號禁止隨機脈沖產生，test信號始終無效。

4 結 語

本文將FPGA用于電子技術課程設計，取得了較好的效果。通過本設計激發了學生學習的興趣，拓寬了學生的思路，為學生今后的畢業設計和從事電子技術方面的科研、開發工作打下了良好的基礎。

參 考 文 獻

［1］康華光.電子技術基礎.4版.北京:高等教育出版社，2000.

［2］閻石.數子電子技術基礎.北京:高等教育出版社，1980.

［3］Uwe Meyer-Bases.數字信號處理的FPGA實現.劉凌，胡永生，譯.北京:清華大學出版社，2003.

［4］周政新.電子設計自動化實踐與訓練［M］.北京:中國民航出版社，1998.

［5］蔣璇，藏春華.數字系統設計與PLD應用技術［M］.北京:電子工業出版社，2001.

［6］徐志軍，徐光輝.CPLD/FPGA的開發與應用［M］.北京:電子工業出版社，2002.

［7］沈嗣昌.數字設計引論.北京:高等教育出版社，2000.

［8］江曉安.數字電子技術［M］.西安:西安電子科技大學出版社，2002.

［9］朱正涌.半導體集成電路［M］.北京:清華大學出版社，2001.

［10］陳光夢.可編程器件的原理與應用.上海:復旦大學出版社，1998.

作者簡介 劉玉英 女，1974年出生，上海人，講師。主要從事《電路分析》、《電子技術》等教學工作和研究。