用ＡＤＳ實現一個２．３８ ＧＨｚ全集成化低噪聲放大器設計

摘 要：使用安捷倫的ADS系統，設計一個適用于射頻無線的CMOS LNA，使用0.25 μm的制造工藝實現全集成化設計，工作電壓為2.5 V，工作頻率為2.38 GHz。重點對LNA的輸入輸出阻抗匹配，線性度，噪聲系數，功率增益等參數進行仿真和分析。通過對電路的設計和元件的調整，設計出LNA電路的最佳性能。由仿真結果可以看出，本電路在高達20 dB功率增益的情況下，只有1.5 dB的噪聲系數，并且有良好的輸入輸出阻抗特性。

關鍵詞：ADS;CMOS;低噪聲放大器;全集成化放大器;功率增益;噪聲系數

中圖分類號：TN722.3，TP391.9 文獻標識碼：B 文章編號：1004373X(2008)1715103

Design for a 2.38 GHz Fully Integrated Low Noise Amplifier by ADS

ZHANG Gang，WU Chao

(Luoyang Institute of Science and Technology，Luoyang，471003，China)

Abstract：The design of CMOS LNA in RF range is presented，which is based on ADS system of Agilent and using the 0.25 μm technology flow to realize the IC design，Vdd=2.5 V and f0=2.38 GHz.Focusing on the impedance matching at input and output port of the LNA，linearity，noise figure and power gain.Through the design and adjusting to get the optimal parameter of the circuit.From the result of simulation，the circuit only shows 1.5 dB NF at up to 20 dB power gain，and performs well on characteristic on input and output impedance.

Keywords：ADS;CMOS;low noise amplifier;fully integrated amplifier;power gain;noise figure

1 引 言

目前，在高達數GHz的RF頻段范圍內，廣泛使用的是GaAs MESFET LNAs，其優點是能夠在功率增益高達20 dB的同時，使噪聲系數低至大約1 dB。但隨著CMOS電路技術的成熟，近來對RF CMOS電路元件的研究成果越來越多，在無線通信系統上也已經實現了SoC化。如果CMOS制造技術能克服噪聲大，功率損耗大等缺點，憑借其低廉的價格，CMOS LNAs將有可能在數GHz的RF頻段范圍內，逐漸取代GaAs MESFET LNAs。

由于LNAs通常位于整個接收電路的第一級，由式(1)可以看出，第一級的LNAs對于接收電路有很大的影響。所有在設計LNA電路時，應考慮降低噪聲，提高增益，輸入輸出阻抗匹配，降低功率損耗，提高線性度等重要因素。NF=NF1+NF2－1AP1+NF3－1AP1AP2+……(1)

2 低噪聲放大器電路設計

如圖1所示，設計一個cascode型輸入的低噪聲放大器。圖中Ls及Lg用來實現輸入阻抗匹配，而調整Ld和Cout可以實現輸出阻抗匹配。Cin可以用來阻止輸入端的直流信號。

從輸入部分電路可以計算出輸入阻抗為:Zin=s(Ls+Lg)+1sCgs+gmlCgsLs=ωTLs(2)其中：s=jω0=j1(Ls+Lg)Cgs(3)

調整Ls使得輸入阻抗Zin實部為50 Ω，再調整Lg使得Zin虛部為0。如此即可調出Ls和Lg來實現電路的輸入阻抗。但是由于分布參數的影響，Ls和Lg的值還必須代入仿真軟件做進一步調整。

對于放大器的輸出，由于放大器使用LC并聯電路作為負載，所以當LC諧振在2.38 GHz時，理想的LC電路應呈現出開路狀態，此時負載最大，增益也最大。但是電路的增益仍然受到電感和電容的Q值影響，所以在進行軟件仿真時還需通過調整電感電容值來調整LNA的中心頻率。

圖1 單端低噪聲放大器

3 本LNA中無源器件的結構

由于此設計采用全集成化設計，所以無源器件都用CMOS工藝制作在芯片內部，即內嵌式(on-chip)。

3.1 電感結構

此電路中電感采用內嵌式螺旋電感。采用內嵌式電感可以節約面積，提高電路集成度，但是卻犧牲了Q值，并且在CMOS工藝中電感的制備比較難以控制，所以在實際layout時將螺旋電感的中心拿掉，因為越接近核心，電荷密度越大，但核心部分對電感值的貢獻不大，中心去掉不會對整個電感有太大影響，還可以提高Q值。

圖2 去掉中心的螺旋電感3.2 電容結構

此電路中采用MIM(metal-insulator-metal)電容，是平板電容的一種變形，如圖3所示。這種電容的好處是容值較為固定，并且結構簡單。相比一般平板電容，在上下級板中間多了一層CTM(Capacitor Top Metal)層，可以通過縮短兩極板之間的距離來提高容值或縮小電容所占面積。

圖3 MIM電容剖面圖3.3 電阻結構

在當前的CMOS工藝中，根據不同的材料和制備工藝，常用的電阻有Well電阻、Poly電阻、Diffusion電阻和Metal電阻。各種電阻的導電層特性如下：

R0(Sheet resistace 單位阻值)

Well＞Diffusion＞Poly＞Metal

TC(temperature coefficient 溫度系數)

Well＞Poly＞Diffusion

VC(voltage coefficient 電壓系數)

Well＞Diffusion＞Poly

在設計的時候要注意，制作時電阻值越小誤差越大，所以材料選擇、使用面積和阻值誤差等要綜合考慮。

4 仿真設計

(1) 確定設計目標。本文中電路工作在藍牙系統中，工作頻率為2.38 GHz，設計一個超低噪

聲以及超高增益的LNA電路。

(2) 設計電路結構。本電路基本結構為cascode單級放大電路，再加上一些周邊的匹配電路和電壓偏置電路來構成LNA電路。

(3) 本文使用安捷倫的ADS系統來做高頻仿真，使用0.25 μm的RF模型。主要仿真S參數、噪聲系數、線性度、功率增益等LNA電路的重要參數。

(4) 根據0.25 μm制造工藝的layout規則來設計電路中的各個元件，并且盡量做到電路對稱。

5 仿真結果

本文電路使用0.25 μm制造工藝，電源電壓2.5 V，工作頻率2.38 GHz的全集成化單端LNA電路。

5.1 S參數仿真

圖4是此電路在ADS中的仿真結果，圖4(a)中S11是電路輸入反射系數，為-12.203 dB；圖4(b)中S12為電路的隔絕度(isolation)，避免LNA下一級的反射信號影響到LNA輸入端的信號，本電路中為-24.67 dB；圖4(c)中S21表示電路的功率增益，其值為20.47 dB；圖4(d)中S22為輸出反射系數，大約為-22.33 dB。

5.2 線性度仿真

一般來說，一個系統的線性度越高越好，但是電路中含有晶體管等非線性有源器件，所以在LNA電路工作在較高功率時，輸出會產生非線性失真。在仿真時，為了表示線性度，定義出一個1 dB點，表示輸出相比輸入壓縮了1 dB。由圖5中可以看出，1 dB點出現的越靠后，說明線性度越好。本電路仿真出的1 dB點在-25 dBm的位置。

5.3 噪聲系數仿真

噪聲系數是關系到一個放大器性能好壞的重要參數，其定義為輸入信噪比和輸出信噪比的比值：F=Si/NiSo/No其中:So為輸出端的信號功率，Si為輸入端的信號功率，Ni為輸入端的噪聲功率，No為輸出端的噪聲功率。圖6為本電路仿真的噪聲系數，大約為1.54 dB。

圖4 S參數仿真結果圖5 線性度仿真結果圖6 噪聲系數仿真結果6 結 語

設計射頻電路的LNA，在開始設計的時候就要考慮很多因素，例如為了提高增益，便要增加功率消耗，為了與下一級耦合，可能會影響整個LNA性能。通過綜合的平衡，才能設計出滿足不同性能需求的低噪聲放大電路。本文設計的電路，在提供20 dB高增益的同時，只有1.5 dB的噪聲系數，達到了設計要求。

參 考 文 獻

［1］劉久文.RF低噪音放大器的仿真設計方法［J］.北京航空航天大學學報，2000，26(3):259-262.

［2］于再興，陳江，宋波.運用ADS軟件進行微波寬帶低噪聲放大器設計［J］.軍事通信技術，2000，21(3):63-67.

［3］海潮和，靳偉.RF領域的SOI器件及低噪聲放大器電路研究［J］.功能材料與器件學報，2000，6(3):150-153.

［4］唐偉.微波低噪聲放大器的理論分析和設計［D］.合肥:合肥工業大學，2003.

［5］王軍明，何加銘，曾興斌，等.LNA設計技術的ADS仿真研究［J］.寧波大學學報:理工版，2005，18(3):340-343.

［6］Debono C J，Maloberti F，Micallef J.A 1.8 GHz CMOS Low-noise Amplifier.The 8th IEEE International Conference，2001，3:1 111-1 114.

［7］Zhao H，Ren J，Zhang Q.A 3.3 V，2 GHz CMOS Low Noise Amp，ifier.ASIC 4th International Conference，.Shanghai.2001:818-820.

注：本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文