積分梳狀濾波器的ＦＰＧＡ實現

摘 要：為了解決軟件無線電通信系統中頻采樣之后的極大數據量在基帶處理部分對DSP計算的壓力，常采用多速率處理技術。多速率處理過程中需要使用積分梳狀濾波器、半帶濾波器和高階FIR濾波器。在分析了積分梳狀濾波器的結構和特性的基礎上，闡述了多級CIC濾波器一種高效的FPGA實現方法，該方法的正確性和可行性通過Quartus Ⅱ的時序仿真分析得以驗證，實際中可以推廣應用。

關鍵詞：多速率處理；CIC濾波器；FPGA；Quartus Ⅱ 仿真分析

中圖分類號：TN911.7 文獻標識碼：B 文章編號：1004373X(2008)1703103

Realization of CIC Filter Based on FPGA

SHI Huanqing，DENG Chunwei

(Huarui College，Daqing Petroleum Institute，Harbin，150027，China)

Abstract：In software defined radio system，in order to resolve the pressure problem of huge data quantity to DSP computation in the baseband after intermediate frequency sampling，uses the technique of multi-rate processing.Multi-rate processing need to use integrator comb filter，half-band filters and high-FIR filter.This paper analyses the CIC filter structure and characteristics， introduces an effective method basic on FPGA to realize the filter.In the end，the exactness and feasibility of this method are verified by timing simulation with Quartus II，this method can be used in practice.

Keywords：multi-rate processing; CIC filter;FPGA;Quartus Ⅱ simulation analysis

軟件無線電技術^［1-3］的基本思想是將寬帶的A/D轉換器盡可能靠近射頻天線，即盡可能早地將接收到的模擬信號轉化為數字信號，在最大程度上通過DSP軟件來實現通信系統的各種功能。在軟件無線電接收平臺中，采樣率高有利于提高采樣量化的信噪比和簡化設計，但采樣率高會導致后續信號處理速度跟不上，所以很有必要對A/D后的數據流進行降速處理^［4，5］，本文提出了多級CIC抽取濾波器^［6，7］結構不僅能夠實現更寬輸入信號的任意速率的抽取，并且對帶外信號的衰減也更大。

注：本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文