在同一開發(fā)板上支持三種ＭＣＵ的布線方法的研究

摘 要：為了降低開發(fā)板制作成本，設(shè)計(jì)一種兼容AT89S2051，P89LPC917，P89LPC935這三種MCU的單片機(jī)開發(fā)板，可以根據(jù)需要選用其中一種MCU在開發(fā)板上進(jìn)行實(shí)驗(yàn)或開發(fā)。測試結(jié)果證明達(dá)到了設(shè)計(jì)要求。這里就三者的互連與布局、與其他電路和總線接口的布線、功能兼容、占用印制板面積最小等方面做了介紹，并指出這樣做遇到的困難和解決的辦法。

關(guān)鍵詞：MCU；開發(fā)板；互連與布局；布線方法

中圖分類號：TP302.4 文獻(xiàn)標(biāo)識碼：A 文章編號：1004373X(2008)1804502

Research of the Wiring Method of Three MCUs in a Same Development Board

HE Erchao1，LIU Genju2，SHAO Sifei1

(1.College of Information，Yan′an University，Yan′an，716000，China;2.Xi′an Innovation College，Yan′an University，Xi′an，710100，China)

Abstract：In order to reduce production cost of development board，a single chip computer development board is designed compatibly for three MCUs: AT89S2051，P89LPC917 and P89LPC935.One of them can be chosen for experiment or development on this board as needed.The test results prove that meet the design requirments.The interconnection and layout of the three MCUs，wiring to other circuits and bus interface，function compatibility，minimum PCB area occupied and so on，are introduced.The difficulties in doing so and the solutions are also pointed out.

Keywords：MCU;development board;interconnection and layout;wiring method

目前市場上現(xiàn)成的單片機(jī)開發(fā)板都是基于某一MCU做的，由開發(fā)商設(shè)定一些現(xiàn)成的實(shí)驗(yàn)項(xiàng)目和例程供學(xué)生們學(xué)習(xí)或作為產(chǎn)品開發(fā)前期試驗(yàn)，開發(fā)板也沒有多余的空間留給用戶自由使用，并且購買價(jià)格偏高。又由于當(dāng)前MCU的封裝形式多樣，即使是同樣的封裝且引腳數(shù)相同，引腳功能也有差異，因此，筆者根據(jù)實(shí)驗(yàn)教學(xué)需要和實(shí)踐經(jīng)驗(yàn)，從中遴選AT89S2051，P89LPC917，P89LPC935三種MCU，封裝選用PDIP和TSSOP兩種形式。

為了降低開發(fā)板制作成本，且能支持3種MCU中的任意一款，將三者設(shè)計(jì)在同一塊開發(fā)板上，通過規(guī)定三者之間與總線接口的關(guān)系，就可以完成相同的實(shí)驗(yàn)項(xiàng)目和實(shí)現(xiàn)功能擴(kuò)展，以滿足使用者多樣化的需要。

1 開發(fā)板功能簡介

為了設(shè)計(jì)得更合理、完善，一方面參考市場上各種開發(fā)板的設(shè)計(jì)，一方面結(jié)合所選MCU的特點(diǎn)，最終設(shè)計(jì)布局如圖1所示；其大小為6.6 cm×13 cm，包括3行4列鍵盤、6位數(shù)碼管顯示、12864或1602液晶顯示接口、5 V(VCC標(biāo)識)和3.6 V(VDD標(biāo)識)兩路電源、串口、10針I(yè)CP編程接口，ADC輸入及DAC輸出、外接時(shí)鐘電路等，并提供P0，P1，P2，P3接口，預(yù)留25×6+4×6個(gè)焊盤和2個(gè)貼片式封裝為SO16的擴(kuò)展空間。在該環(huán)境下可以通過串口對LPC935進(jìn)行ISP在線編程，或使用專門編程器對以上3種MCU進(jìn)行ICP編程，這樣既避免了傳統(tǒng)上先拔下MCU再放在編程器上編程帶來的不便，也節(jié)省了購買昂貴的通用編程器成本，使用者可以根據(jù)自身需要自主選擇性價(jià)比高的MCU。各MCU的引腳互不影響，并可以通過預(yù)留空間實(shí)現(xiàn)特定功能。

2 三種MCU疊放的布局與布線設(shè)計(jì)

2.1 三種MCU的引腳功能對比分析

所選的3種MCU中除了封裝上的差異，功能和管腳分布上也存在很大差異，這三種MCU既是時(shí)下流行的，又能代表當(dāng)前的新技術(shù)。其中，LPC935為28引腳，功能最強(qiáng)，除了電源和地引腳外，所有引腳都是多種功能復(fù)用，具有P0，P1，P2口和P3口中的2個(gè)腳，同時(shí)支持I2C和SPI總線，8路ADC和2路DAC等；LPC917為16引腳，功能居中，有P0口的7個(gè)腳、P1口的6個(gè)腳和P2口的1個(gè)腳，支持4路ADC和1路DAC，支持I2C總線等；S2051為20引腳，功能有限，提供P1口和P3口中的6個(gè)腳，含比較器。由于同時(shí)只使用一個(gè)MCU，又PDIP與TSSOP封裝相比面積相差很大，如果各MCU分開走線將占用很大的面積。在仔細(xì)分析各MCU引腳的功能后，將各MCU的引腳進(jìn)行組合，通過總線接口對外提供統(tǒng)一接口。表1給出了總線接口與各MCU端口的對應(yīng)表。

2.2 功能沖突引腳的解決方法

在表1中，采用18行2列個(gè)焊盤作為總線接口，與各MCU相應(yīng)引腳相連，并用相同的顏色表示不同MCU的相同功能。從表1中可以看出，除了S2051的復(fù)位引腳單獨(dú)與復(fù)位開關(guān)相連外，其他引腳都有對應(yīng)關(guān)系，引腳功能有沖突的是串口和ICP編程口。對于串口，需要通過兩對開關(guān)進(jìn)行切換，如圖2所示。

其中S2控制P10，P11與MAX232的通斷，S1控制P30，P31與MAX232和P00，P01的連接的切換，由于這兩對開關(guān)與選擇的MCU有關(guān)，在使用中只使用某一功能，因此將它們做成如圖3所示的焊盤形式，根據(jù)需要互連，這樣既滿足要求又節(jié)省PCB板空間和成本，同時(shí)便于識別以區(qū)別于其他元件。

對于ICP編程口，由于S2051是高電平復(fù)位，LPC935和LPC917是低電平復(fù)位，因此也采用圖2所示的開關(guān)進(jìn)行切換，這里不再詳述。

2.3 三種MCU疊放的布局和要求

為了減小電路板的面積，將3種MCU疊放在一起，這樣便于相同功能引腳的互連；同時(shí)又考慮到MCU到總線接口和MCU到外圍電路的走線，比較三種MCU相互間疊放次序和方向的各種布局，最終采用如圖4所示的布局方案，從上到下依次是CD4001（外部時(shí)鐘產(chǎn)生電路）、S2051，LPC917，LPC935和晶振，這樣布局能滿足以下要求：占用的電路面積盡量少；功能上對應(yīng)的端口互連方便；引到總線接口的走線盡量短；引到外圍電路的走線短且方便；晶振到任一MCU的距離盡可能的短；

2.4 三種MCU疊放后帶來的主要難點(diǎn)

三種MCU疊放后也帶來了布線上的困難，主要是：從圖3右下角可以看出，LPC935的上側(cè)引腳向外走線受到阻礙，空間受到限制，相鄰5行引腳的行間空隙只有0.4～0.6 mm，引腳間隙只有0.3～0.4 mm，制板商提供的工藝要求是線寬最小為8 mil(0.203 2 mm)，過孔的孔徑為0.5 mm，外徑為0.7 mm，這樣既限制了印制板頂層的走線，又限制了打孔的位置和數(shù)量；功能上相同的端口引腳不全是連續(xù)的和依次的，導(dǎo)致互連時(shí)有的有交叉，給MCU間互連和引至端口連續(xù)的總線接口的走線帶來很大困難。

2.5 三種MCU間及與其他電路互連的布線方法

針對2.4節(jié)的問題，采用以下的布線方法：先將功能上對應(yīng)的且易走線的引腳互連；調(diào)整相近且走線有交叉的引腳的布線；按照頂層縱向和底層橫向的規(guī)則在MCU四周就近向總線接口和直連的外圍電路走線；對于不滿足間距要求的圓形過孔改成橢圓形的，孔徑為0.5 mm，外徑分別為0.6 mm和0.7 mm； 由里向外逐條調(diào)整相鄰線條和線與過孔的間距，確保滿足最低要求；最后，檢查是否有不必要的過孔和是否可進(jìn)一步縮小走線占用的面積。

3 結(jié) 語

在本塊開發(fā)板的設(shè)計(jì)過程中，各MCU之間和MCU與總線接口的走線，占到布線任務(wù)至少有70%的工作量，是一項(xiàng)細(xì)致費(fèi)時(shí)的工作。整塊電路板完成后，對照原理圖對各功能塊和整體進(jìn)行制板前檢查，在Protel 99子菜單select下的命令connected copper提供了檢查電路連通的好方法，有助于提高檢查電路的精確性和快捷性。在完成制板后，對LPC917和LPC935兩款MCU分別進(jìn)行連通性和功能性測試，測試結(jié)果正常，達(dá)到了設(shè)計(jì)要求。

參 考 文 獻(xiàn)

［1］王幸之，王雷，鐘愛琴，等.單片機(jī)應(yīng)用系統(tǒng)電磁干擾與抗干擾技術(shù)［M］.北京:北京航空航天大學(xué)出版社，2006.

［2］張義和.Protel PCB 99 設(shè)計(jì)與應(yīng)用技巧［M］.北京:科學(xué)出版社，2000.

［3］張小行.去耦電容在 PCB 中的應(yīng)用［J］.山西電子技術(shù)，2007(2):89，31.

［4］索世文，馬剛.基于Protel的PCB板圖設(shè)計(jì)［J］.沈陽航空工業(yè)學(xué)院學(xué)報(bào)，2007，24(3):5154.

［5］朱洪濤，萬志強(qiáng).印制電路板的電磁兼容設(shè)計(jì)［J］.電子質(zhì)量，2007(1):8186.

［6］秦劍，余群.基于高速PCB電路的信號完整性分析與設(shè)計(jì)［J］.電子質(zhì)量，2007(5):8184.

［7］魏麗麗，劉浩.高速PCB設(shè)計(jì)中的過孔研究［J］.印制電路信息，2007(9):3133，41.

［8］劉偉雄.高速PCB的設(shè)計(jì)要領(lǐng)［J］.電子工藝技術(shù)，2007，28(4):224226.

作者簡介 何二朝 男，1981年出生，河北平山人，延安大學(xué)碩士研究生。主要從事信號采集和檢測方面的研究。

劉根據(jù) 男，1957年出生，陜西禮泉人，延安大學(xué)西安創(chuàng)新學(xué)院高級工程師。主要從事數(shù)據(jù)通信和檢測方面的研究。

邵思飛 男，1965年出生，陜西橫山人，延安大學(xué)信息學(xué)院副教授。主要從事信號采集和檢測方面的研究。