一種電流模式ＤＣ／ＤＣ降壓型ＰＷＭ控制器的設計

摘 要：設計出一種PWM電流控制模式的降壓型DC/DC變換器控制IC。該芯片采用0.6 μm BCD工藝制程 ，芯片內部集成了耐壓的DMOS功率開關管。芯片具有很寬的輸入范圍(6~23 V)，寬輸出范圍1.22~21 V，工作溫度范圍為-40~85 ℃；具有可編程軟啟動、欠壓保護、熱關斷等功能。這款芯片只需少量的外部元件即可實現3A的降壓型的DC/DC變換，可用于分布式電源系統、電池充電器及線性穩壓電源的預調節等。

關鍵詞：DC/DC;降壓;電流模式;脈寬調制;保護電路

中圖分類號：TN432 文獻標識碼：B 文章編號：1004373X(2008)1800404

Designof a Current Mode PWM DC/DC Bust Controller

LV Jie，WU Yuguang

(Microelectronics Institute，Xidian University，Xi′an，710071，China)

Abstract：In the paper，a current mode PWM DC/DC bust controller is desiged.A highvoltage DMOS power switch is integrated in the chip which is fabricated with 0.6 μm BCD process，it is an excellent chip with a wide input voltage range(6~23 V) and a wide output voltage range(1.22~21 V)，its operation temperature is -40~85 ℃，it is featured with programmable soft start，under voltage lockout，thermal shutdown and so on，it requires a minimum number of external components to complete 3A bust DC/DC convert.It can be used in distributed power systems，battery charger，preregulator for linear regulators.

Keywords：DC/DC;bust;current mode;pulse width modulation;protection circuit

隨著社會的發展，人們在生活和工作中的移動性越來越強，對手機、數碼相機、筆記本電腦等便攜式產品的需求越來越大；電源是各種電子設備必不可少的組成部分，性能優劣直接關系到電子設備的技術指標及能否安全可靠地工作；所有電器和電子設備都需要電源來維持自身的正常工作，許多領域例如郵電通訊、軍事裝備、交通設備、儀器設備、工業設備、家用設備等方面越來越多的應用開關電源并取得顯著效益。開關電源作為高效節能電源，代表著穩壓電源的發展方向，自1992年來，開關電源市場以不低于15%的年增長率持續增長，隨著計算機及其外轉設備市場的發展及其通信業的異軍突起，對電源芯片提出了更高的指標要求。這款芯片內部集成了DMOS功率器件，DMOS可以在開關模式下工作，功耗極低，將耐高壓的DMOS和控制電路集成在一塊芯片上，大幅降低了功率損耗，提高了系統性能，大大地簡化了應用電路。

1 電路結構與工作原理

芯片的總體電路結構如圖1所示，該芯片共有8個引腳，BS為高電平門驅動的升壓輸入端，它為高壓N溝道MOS開關管提供驅動；IN為電壓輸入端；SW為開關電源輸出端，它是為外部電路提供功率的輸出節點；GND是接地端；FB為反饋輸入端；COMP是補償節點，在它與地之間接一個串聯的RC網絡來補償調節控制環路；EN是使能端，它是一個數字輸入，可以打開或關斷芯片：為高時，芯片可正常工作；為低時，芯片關斷；當芯片自啟動時，使EN懸空即可；SS是可編程軟啟動電路的控制端，在它與地之間接一個電容便可控制軟啟動的周期；如不需軟啟動，則懸空SS端。

這款芯片具有很寬的輸入范圍，它能將輸入范圍為6~23 V的電壓降低至1.22 V，并且能夠提供高達3 A的負載電流。它采用電流控制模式來調節輸出電壓，電流控制模式有2個反饋回路：一個是電壓反饋回路，通過分壓電阻在FB監測輸出電壓，通過內部的誤差比較器與基準電壓相比較，將誤差信號放大最后傳送至電流比較器的一端；另一個是電流環，芯片通過采樣開關管的電流產生一個與流過開關電流成比例的電壓，經過電流靈敏放大器與振蕩器的斜波信號相疊加，將信號傳送至電流比較器的另一端；由于流過開關管的電流通常很大，這款芯片的電流限流為3.5 A，這樣采樣電阻造成的功耗是非常可觀的。常為了減少采樣電阻的功耗，通常采用的采樣電流為與開關管并聯的小尺寸管子的電流。

由于采用的是電流控制模式，本身就具備電流限制功能，因此不需要另外設置電流限制電路，當流過開關管的電流增加時，一個正比于該電流的電壓就和振蕩器產生的斜波信號相疊加，當這個電壓超過誤差比較器的輸出電壓時，RS鎖存器將會置零，并且關斷開關管。另外由于采用電流控制模式，芯片具有快速的暫態響應。

芯片的主要模塊為振蕩器、誤差放大器、電流靈敏放大器、欠壓保護電路、過熱保護電路、軟啟動電路、RS鎖存器等。由于篇幅的限制，本文將著重介紹誤差放大器、振蕩器、欠壓保護電路、過熱保護電路。

2 芯片主要電路模塊的設計及分析

2.1 誤差放大器模塊

誤差放大器是將最終輸出的反饋電壓與基準電壓進行比較，放大兩者的差值，并將結果送至電流比較器，其結果與振蕩器產生的方波一起輸入至RS鎖存器中，產生PWM控制信號，控制開關管的開啟與關斷。誤差放大器的具體電路結構如圖2所示。

該電路是一個不帶補償的三級運算放大器，由于雙極管的失調電壓較MOS管要小，整個電路除了電流源外均采用雙極管。其中一、二級為差分輸入級，第三級將雙端的差分信號變為單端輸出信號。最后由于COMP端的輸出電阻很大，結果導致了很大的時間常數，為了減少輸出電阻，經過一個共集極輸出到電流比較器，這樣可以提高電路的響應速度。M1~M6 構成一個恒流源，其中M3為負反饋，穩定2條支路中的電流，這個恒流源為M6，M7提供穩定的鏡像電流；由于輸入端電壓較低，在1.2~1.3 V左右，Q3，Q4容易進入截止區，為了防止它們截止，影響第一級的放大和失調，在電路中，Q1，Q₂采用共集極輸入、射極輸出，將輸入信號先提升一個PN結的電壓，然后再送給Q3，Q4放大；從而提高了電路的輸入電壓范圍；在高增益放大器中，輸出共模電平對器件的特性和失配相當敏感，而且不能通過差動反饋來達到穩定，因此必須增加共模反饋網絡檢測2個輸出端的共模電平，在圖2中，R₃，R5為第二級運放提供共模反饋；當反饋電壓FB與設定的帶隙基準電壓1.22 V相等時，電路輸出低電平，當FB高于基準電壓時，便產生一個高電平，使鎖存器置位，輸出電壓及反饋電壓下降，直至FB與1.22 V相等；反之亦然。

2.2 振蕩器模塊

這款芯片的振蕩器采用雙振蕩周期工作模式，當電路正常工作時，該模塊為系統提供一個穩定的振蕩頻率為385 kHz的脈沖信號，以及用于斜坡補償的三角波信號；當芯片在應用中由于輸出短路，造成FB端電壓始終為低電平，使得鎖存器在開關管流過很大電流時也不能正常置位。由于開關管流過的電流很大，最大可達3.5 A，開關管可能被燒毀。為此設計了頻率反饋比較器，當FB為低電位時，振蕩器以42 kHz的頻率振蕩，由于此時對電容的充電電流減小，整個芯片的時鐘頻率變地很小（約為正常情況下的1%），這樣在同樣情況下，開關管導通的時間變短，從而對開關管實施保護。振蕩器的簡化示意圖如圖3所示。

在該電路圖中，VBIAS為偏置電壓，FFCout為頻率比較器的輸出，SLOPE為斜坡補償電路提供三角波，V1.0，V0.25是利用電阻對基準電壓分壓得到的1 V和0.25 V的電壓，OSCOUT為振蕩器的輸出，圖中的LOGIC MODULE為多級反相器，用于電路中的信號延時。N1和N2產生的電流經過鏡像電流源對電容進行充電。P8，N10和P9，N11組成2組傳輸門，當振蕩器輸出高電平的時候，右邊的傳輸門導通，當電容上的電壓超過這個值時，振蕩器翻轉，此時右邊的傳輸門關斷，左邊的導通，如此反復，交替與電容上的電壓比較。正常工作時，圖1中的頻率比較器輸出高電平，當輸出短路時，比較器輸出低電平，使得N2管截止，通過改變對電容充電的電流的大小來改變振蕩器的周期。

2.3 欠壓保護電路

芯片在實際的工作中不能保證其輸入電壓始終在額定的最小電壓之上，當芯片的輸入電壓低于額定值時，欠壓保護電路便將芯片自動關斷。為了防止輸入電壓附近振蕩而引起芯片頻繁的啟動與關斷，這里設計的該保護電路具有一定的遲滯特性。一般的遲滯比較器通常是設置2個閾值電壓，采用2個比較器與采樣電壓相比較不同，通過設置1個正反饋，只需1個比較器即可完成此功能。電路中設有使能端，將使能端置零時，可強制關斷芯片；將UVEN懸空芯片正常工作；具體電路如圖4所示。

圖4中的電壓V_dd是一個在低6 V跟隨輸入電壓上升，在電源電壓高于5 V時保持恒定的數字電壓源，當V_dd高于額定電壓時，LOCK輸出高電平，此時電路正常工作；當V_dd低于額定電壓的時候，LOCK輸出低電平，通過控制鎖存器關斷功率MOS管。VBIAS為偏置電壓，N1，P1構成恒流源電路，P1與P2，P3，P6構成MOS電流鏡式電流源，電流比為其寬長比。當UVEN為零時，Q₂的基極被嵌位在約0.6 V，經過Q₂的be結使得A點電位為低電平，從而關斷開關管；當UVEN懸空時電路正常工作。R₁，R₂，R₃的分壓為比較器的A點提供與V_dd有一定比值的電壓。比較器的另一端為基準電壓1.22 V。N2 起正反饋的作用，當V_dd值正常時，LOCK輸出為高電平；當V_dd為低于閾值的某值時，LOCK為低電平，此時N2導通，使A端電位進一步降低，使LOCK保持在低電平上。經cadence仿真，此電路具有良好的遲滯特性，在對電路從2.4~2.9 V進行掃描時，遲滯量為340 mV左右，基本滿足設計要求。

2.4 熱保護電路

功率器件的輸出功率不僅受到電學性能的限制，還受到熱學性能的限制，為了防止功率DMOS管在高溫下被永久性的損壞，這里設計這個模塊，當芯片內部溫度過高時，該模塊會產生一個高電平，將鎖存器置位，關斷DMOS管。

圖5中，R₁，R₂左端為帶隙基準電路；P5，R4，Q4是基準源的啟動電路；P1，P2，P4組成鏡像電流源，bias為芯片內部的一個偏置電壓；R₁，R₂，R₃組成一個電壓分壓網絡。正常情況下，R₂，R₃的電壓為300 mV左右，Q₁和Q₂均截止，因PN結的正向導通電壓具有負的溫度系數，當溫度上升的時候，他們的正向導通電壓下降，當溫度超過設計溫度的時候，Q₁和Q₂導通，向R₃灌入一個電流，抬高了Q₅的基極電壓；此時由于Q₅的正向導通電壓也降低，從而實現了邏輯翻轉，使觸發器翻轉，關斷MOS管，實現了熱保護功能。

3 版圖設計中提高可靠性的一些措施

（1） 由于該芯片內置了面積龐大的功率DMOS管，簡化了外圍電路、方便了應用、提高了集成度、但是也存在一些問題，不斷開關的功率管引入了電磁干擾，同時也成為一個很大的熱源，集成電路芯片溫度升高，將會引起許多電學參數的變化。因此在版圖中需要充分考慮熱分布的合理布局，為防止結溫過高，在整個芯片上發熱器件的布局分布要均衡，不使熱量過分集中，功率較大的管子面積要設計地很大，容易受溫度影響的模塊如帶隙基準等要遠離發熱元件。大功率器件盡可能分布在芯片的四周。

（2） 對于數模混合的集成電路為了防止數模信號的相互干擾，影響電路的可靠性，電源和地線要設計成樹枝狀結構，數字和模擬部分的電源和地線應盡可能單獨設計，到電源和地線的壓焊塊時才匯合，集中連在一起。

4 仿真和試驗結果

本文中提出的電路采用無錫晶芯0.6 μmBCD工藝的設計規則設計了版圖，圖6是DC/DC變換器的轉換效率隨負載電流的變化曲線，此時的輸入電壓為10 V、儲能電感為15 μH、濾波電容為10 μF、輸出電壓由上至下分別為5 V，3.3 V，2.5 V。可見輸入電壓一定的情況下，輸出電壓高時，芯片效率較高。

參 考 文 獻

［1］李靖.中國開關電源市場的分析\\.電工技術雜志，2000（2）：4445，53.

［2］畢查德·拉扎維.模擬CMOS集成電路設計\\.西安：西安交通大學出版社，2003.

［3］Deng Haifei，Duan Xiaoming，Nick Sun，et al.Monolithically Integrated Boost Converter Based on 0.5μm CMOS Process\\.IEEE Trans.on Power Electronics，2005，20(3):628638.

［4］Harry J M Veendrick.Shortcircuit Dissipation of Static CMOS Circuitry and Its Impact on the Design of Buffer Circuits\\.IEEE Journal of SolidState Circuits，1984，SC19(4):468473.

［5］Tsung Sum Lee，TaiHua Chen.Two MOSFETC

Lowvoltage Fully Differential VoltageControlled Oscillators for Frequency Tuning\\.Circuits and Systems，2002 AsiaPacific Conference，2002，1:237240.

作者簡介 呂 杰 男，山東煙臺人，碩士研究生。主要從事模擬集成電路設計和電源管理芯片的研究。

吳玉廣 男，江蘇大悟人，西安電子科技大學微電子學院教授。主要從事專用集成電路和功率集成電路的設計研究。