ＰＳｐｉｃｅ仿真中收斂問題研究

摘 要：PSpice是一個全功能的仿真工具，隨著版本的不斷革新，可以實現嚴格的電路模擬和電路優化，并成為工業標準工具。目前所有的電路仿真工具在進行直流分析和瞬態分析時都會遇到不收斂的問題。PSpice雖然已經采用了最可靠的算法，但仍未能杜絕不收斂問題。從仿真器采用的算法出發，分析不收斂產生的原因，針對各種原因提出相應的處理方法，最后通過一個存在收斂問題的實際電路，應用文中提及的方法解決了不收斂的問題，證明該文研究的處理方法的有效性和可行性。

關鍵詞：電路仿真；電子設計自動化；PSpice；收斂問題

中圖分類號：TN710文獻標識碼：A

文章編號：1004373X(2008)2002403

Investigation in PSpice Convergence Problem

WU Shaoqin1，SONG Ning2

(1.School of Electronic Engineering and Photoelectricity Technology，Nanjing University of Science and Technology，Nanjing，210094，China;

2.Automotive Engineering Research Institute，Nanjing Automobile Group Corperation，Nanjing，210028，China)

Abstract：PSpice is a entirely functional simulation tool.With the ref_orming of edition，PSpice can realize strict circuit simulation and circuit optimization.So PSpice has been becoming a normative industry tool.At present，all circuit simulation tools meet to convergence problem in DC analysis and transient analysis.PSpice also doesn′t avoid nonconvergence problem，although it has been adopted the reliable arithmetic.This paper analyzes the reasons of nonconvergengce，and gives some methods to solve.The convergence process in simulation is illustrated by a simulation example.It proves that the methods in this paper are effective and doable.

Keywords：circuit simulation;electronic design automation;PSpice;convergence problem

1 引 言

用于模擬電路仿真的SPice(Simulation Program with integrated circuit emphasis)軟件是1972年由美國加州大學伯克利分校利用FORTRAN語言開發而成的。為了能在PC機上運行，MicroSim公司在1983年SPice 2G.6版本的基礎上推出PSpice仿真器。PSpice仿真器經過不斷的革新，到2007年已發展到16.0版本，它不是一般意義的教學演示軟件，而是為嚴肅的模擬設計而特性化的仿真器\\。

在使用仿真器進行DC分析和瞬態分析時，經常會遇到電路設計完全正確，卻無法得到仿真結果的情況，也就是不會運行到所設定的終止條件，同時輸出文件會給出出錯信息，這就是程序不收斂的問題。該問題是執行仿真中最難解決的問題之一。PSpice程序雖然采用了最可靠的算法，但仍不能完全避免不收斂現象的發生。本文就這一難點問題提供一些可供參考的方法。

2 發生不收斂問題的原因

在分析過程中不收斂的根本原因是因為軟件在電路分析時都是將電路的電流電壓問題轉換為方程組來求解，這些方程組分為線性方程組和非線性方程組。線性方程組可以采用直接消元法、高斯消元法和LU分解法等，非線性方程組更多的使用迭代法。而迭代法不可避免的會產生不收斂的問題。

以PSpice中使用最普遍的牛頓-拉夫遜(N-R)迭代法為例來說明。對于某一非線性方程f(x)=0，N-R迭代關系式為：

xk+1=xk-f(x)f′(x)(1)

當給定一個恰當迭代初值x0后，代入式(1)進行迭代，產生一個迭代序列{xk+1}，直到xk+1和xk之間差的絕對值小于某個給定的允許誤差ε為止。N-R迭代過程的幾何解釋如圖1所示，首次迭代時k=0，xk=x0即為迭代初值，由x0求x1，再x1求x2，…，得到序列|xk+1|，最后收斂于真值x*。判斷迭代結束的依據是2次x值之間的差小于給定誤差ε，或者是迭代次數超過規定的最大迭代次數。

由此可見，迭代過程出現不收斂的情況有以下幾類：一是初值選取不恰當，如圖1所示，若將迭代初值選為x′，則迭代收斂于x*的概率就很低；二是迭代次數過長，如果規定的迭代次數為30次，但是實際迭代30次時還未到達真值x*，迭代被迫中止，也同樣造成不收斂；三是規定的誤差精度過高，也同樣會造成迭代次數溢出，造成不收斂。要消除不收斂情況就必須從這3類情況入手。

圖1 N-R迭代過程的幾何解釋

3 處理不收斂問題的對策

3.1 設置適當的初值

PSpice提供了3種方法，在繪制電路圖的過程中同時設置好相應的初始條件。

(1) 采用IC符號。

(2) 采用NODESET符號。

(3) 設置電容和電感元件的IC屬性。

IC是Initial Condition的縮寫。在電路符號庫Special.olb中，IC1和IC2兩個符號如圖2所示，用于設置電路中不同節點處的偏置條件。在電路圖中放置IC符號的方法與放置元器件圖形符號的方法相同。在PSpice運行過程中，實際上是在連有IC符號的節點處附加有1個內阻為0.000 2 Ω的電壓源，電壓源值即為IC符號的設置值。

NODESET符號也是在Special.olb符號庫中，如圖3所示。其使用方法與IC符號類似。但這兩類符號的作用有根本的區別。它不像IC符號那樣用于指定節點處的直流偏置解，它的作用只是在迭代求解直流偏置解時，指定單個節點或兩個節點之間的初始條件值，即在求解直流偏置解進行初始迭代時，這些節點處的初始條件取為NODESET符號的設置值，以幫助收斂。

圖2 IC符號

圖3 NODESET符號

電容和電感元件的初始值可以在元件的屬性設置項中名為IC的項進行設置。該設置在所有的直流偏置求解計算過程中均起作用。對電容，IC屬性的設置相當于在求解時與電容并聯一個串聯電阻為0.002 Ω的電壓源。對電感，相當于與電感串聯一個恒流源，而與恒流源并聯一個1 GΩ的電阻。

3.2 修改迭代次數

PSpice為了兼顧電路分析的精度和耗用的計算機時間，并控制模擬結果輸出的內容和格式，程序有著內定的迭代次數。但是很多時候內定的迭代次數過少，也同樣導致仿真過程的不收斂，程序中提供了一個修改內定次數的窗口如圖4所示。

圖4 OPTION任選項

其中可修改的迭代時間項有：

ITLI：在DC分析和偏置點計算時以隨機方式進行迭代次數上限，內定值為150；

ITL2：在DC分析和偏置點計算時根據以往情況選擇初值進行的迭代次數上限，內定值為20；

ITL4：瞬態分析中任一點的迭代次數上限，注意，在SPice程序中有ITL3任選項，PSpice軟件中則未采用ITL3，內定值為10；

ITL5:按“Advanced Options”按鈕，就能調出修改ITL5的對話框。ITL5表示瞬態分析中所有點的迭代總次數上限，內定值為0，表示總次數上限為無窮大。

在進行DC分析時出現不收斂，可以將ITL1和ITL2值改大，如果是在瞬態分析時出現不收斂，可以將ITL4的值改大。當然修改迭代次數就意味著加長計算時間，所以在修改的時候要考慮到這一點。

3.3 修改計算精度

計算精度越高表明仿真結果越精密。但是當電流或電壓為大信號時，并不需要過高的計算精度。所以在出現仿真過程不收斂時，可以適當地犧牲計算精度，以求得出確定的結果。PSpice中提供的可修改的計算精度項包含在圖4中，分別是：

RELTOL：設置計算電壓和電流時的相對精度，內定值為0.001%；

VNTOL：設置計算電壓時的精度，內定值為1.0 μV；

ABSTOL：設置計算電流時的精度，內定值為1.0 pA；

CHGTOL：設置計算電荷時的精度，內定值為0.01 pC。

如果電路的主要參數是電壓，可適當增大電壓絕對精度VNTOL項；如果電路主要參數是電流，可適當增大電流絕對精度ABSTOL項；如果計算參數中電壓和電流混合，則可增大兩個絕對精度或增大電壓電流相對精度RELTOL項。

4 實例分析

圖5為某開關電源電路，電路連接均沒有問題，在進行瞬態分析時出現如下提示后中止仿真：

ERROR-Convergence problem in transient analysis at Time=1.051E-09

Time step=236.2E-21，minimum allowable step size=1.000E-18

圖5 實例電路圖

由于集成芯片UC3845是電流型控制器，電路的主要參數是電流，于是回到原理圖窗口，修改OPTION任選項中的ABSTOL，將其改為0.01 μA，重新仿真，錯誤消除，結果收斂。當然對于瞬態分析過程的不收斂，修改ITL4也是一種非常有效的方法，只是對于圖5的電路，修改ITL4的效果不明顯。

5 結 語

PSpice仿真過程中的不收斂問題是絕大多數電路設計者都會遇到的問題，其方法沒有明確的規律遵循。本文分析了不收斂可能產生的原因，并就其原因給出幾種可采用的方法，最后用實例說明了方法的使用和問題的解決。

參考文獻

［1］王輔春，劉明山，遲海濤.從實例中學習OrCAD［M］.北京:機械工業出版社，2006.

［2］高艷梅，房蔓楠.SPice/PSpice編程技術［M］.北京:電子工業出版社，2002.

［3］周震，吳金，楊廉峰.SPice模擬中的收斂問題分析\\.電子器件，2001，24(4):307-313.

［4］Cadence Inc.OrCAD/PSpice User′s Guide ［Z］.2005.

［5］祁放.振蕩器電路SPice仿真的研究與實現\\.長春師范學院學報:自然科學版，2004，23(2):59-62.

［6］劉正瓊，王瓊，陳雁翔.基于PSpice的電路優化設計\\.安徽工業大學學報，2006，23(1):72-75.

［7］焦斌，林蔚天.應用集成芯片UC3845構成高頻開關電源\\.上海工程技術大學學報，2001，15(2):157-160.

［8］梁如成.高頻開關電源的應用\\.山西電子技術，2002(3):25-26，34.

［9］高嚴梅.應用SPice程序模擬振蕩器電路\\.長春郵電學院學報，2001，19(1):45-49.

［10］謝基凡，周文利，于軍.晶體管GP模型參數提取中的一種全局尋優算法\\.華中理工大學學報，2000(11):11-13，18.

作者簡介

吳少琴 女，1978年出生，福建壽寧人，講師，在讀博士研究生。主要從事集成電路CAD教學與研究。

注：本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文