極點跟隨的ＬＤＯ穩壓器頻率補償方法

摘 要：提出了一種新型的用于LDO穩壓器的頻率補償方法，并通過動態偏置電壓緩沖器進行了電路實現。該方法提供了快速的瞬態響應，且無需芯片上頻率補償電容，提高了芯片的集成度。理論分析與仿真結果表明，LDO穩壓器在滿負載條件下的頻率穩定得到了保證。

關鍵詞：LDO線性穩壓器；LDR；頻率補償；頻率穩定

中圖分類號：TN432 文獻標識碼：B 文章編號：1004373X(2008)1515703

Pole Tracking Frequency Compensation for LDO Regulator

WANG Xihu，WU Longsheng，LIU Youbao

(Xi′an Microelectronic Technology Institute，Xi′an，710054，China)

Abstract：A novel frequency compensation technique for low-dropout linear regulator is presented.The proposed technique，called pole tracking compensation，provides fast transient response and does not need on-chip frequency compensation capacitor which helps enable higher integration.Theoretical analysis and simulation results show that the stability of LDO regulator is guarded under full load condition.

Keywords：LDO linear regulator;LDR;frequency compensation;frequency stability

1 引 言

便攜電子設備無論是由蓄電池組，還是交流市電經過整流后(或交流適配器)供電，工作過程中，電源電壓都存在變化。例如單體鋰離子電池充足電時的電壓為4.2 V，放電后的電壓為2.3 V，變化范圍很大。而各種整流器的輸出電壓不僅受市電電壓變化的影響，還受負載變化的影響。因而近年來，低壓差線性穩壓器(Low Dropout Linear Regulator)以其低成本，高電池利用率，潔凈的輸出電壓等特點，被廣泛應用于移動電話、掌上電腦等消費類電子產品，以及便攜式醫療設備和測試儀器中。

LDO穩壓器的頻率補償設計，不僅直接決定了頻率穩定性，而且對LDO穩壓器的性能參數，尤其是瞬態響應速度，有很大的影響。此外，隨著當前半導體集成電路工藝的發展，越來越多的功能電路能夠被集成于單一芯片中，而現有的LDO穩壓器頻率補償技術，對芯片上頻率補償電容的需要，大大阻礙了LDO穩壓器芯片集成度的提高和與其他功能電路的系統集成。

本文對LDO穩壓器的頻率穩定問題，和現有的頻率補償設計技術進行了理論分析。在此基礎上，提出了一種新型的頻率補償方法，并給出了電路實現途徑。通過一個采用TSMC0.18 μm混合信號半導體工藝，最大輸出電流為100 mA的LDO穩壓器設計，對該方法做出了進一步的說明。最后，結合LDO穩壓器的HSpice仿真結果，對本文提出的頻率補償方法的效果進行了討論。

2 LDO穩壓器頻率補償

LDO穩壓器的典型結構，如圖1所示。圖1中，Vref為具有良好溫度特性的電壓參考信號，V_in為不穩定的輸入電壓信號，Vo為輸出電壓信號。LDO穩壓器利用由壓差放大器、電壓緩沖器、電壓調整管Mpass和反饋網絡構成的負反饋環路，維持Vo穩定。

圖1 LDO穩壓器典型結構當環路對一定頻率的信號的相移達到-180°時，負反饋成為了正反饋，如果環路增益T仍大于單位增益，環路將產生自激振蕩，失去穩定Vo的作用，故需要頻率補償設計，來保證在相移達到-180°之前，T已衰減到單位增益以下。在單位環路增益頻率fu處，環路相移與180°的和，被稱為相位裕度θ。在θ與閉環增益Acl間存在以下關系：

|Acl(fu)|=1β*11+expj(θ-180°)(1)

其中β為反饋系數，1/β為低頻閉環增益。

由式(1)可以看到，若相位裕度小于60°，則|Acl|大于1/β，即發生過沖。過沖會導致LDO穩壓器的階躍響應呈現欠阻尼振蕩(振鈴)。因而相位裕度不僅是考察頻率穩定性的重要參數，而且對瞬態響應也有很大影響。

圖1中存在兩個低頻極點，分別為位于電壓緩沖器輸出端的極點P1，和LDO穩壓器輸出端的極點P2。P1與P2的值由電壓緩沖器的輸出等效電阻R_o1，Mpass的柵、源極電容Cgs，LDO穩壓器輸出端的等效電阻R_o2和外接電容Co決定:P1=-12π*R_o1*Cgs(2)

P2=-12π*R_o2*Co=-12π*(Vo/Io)*Co

=-Io2π*Vo*Co(3) 為保證LDO穩壓器的頻率穩定性和足夠的相位裕度，P1與P2的間距(P1/P2)應足夠大。但由式(3)，P2隨著LDO穩壓器的輸出電流的增大，逐漸向高頻移動，使P1和P2的間距縮小，造成頻率穩定性變差。

傳統LDO穩壓器的頻率補償方法，如圖1所示，利用了輸出端電容Co及其等效串聯電阻Resr，產生一個左半平面(LHP)零點Z₁：Z₁=-12π*Resr*Co(4) 若Resr的取值使Z₁與P1足夠接近，并相互抵消，則在LDO穩壓器的通帶內只有一個極點P2，環路相移不會超過-180°。但是，Resr會增加Vo在瞬態過程中的變化幅度，降低對V_in中噪聲的抑制，且對Resr取值的要求，限制了Co可選擇的類型，增大了使用難度和系統成本。此外，Resr的值還受到環境溫度、電壓和頻率的影響，所以頻率穩定性不能得到可靠的保障。

由于以上原因，當前的LDO穩壓器，多采用內部頻率補償。一類內部頻率補償技術借鑒了傳統LDO穩壓器的零、極點抵消方法，并利用前饋技術^［1］，或芯片內部的RC網絡^［2］和電壓控制電流源^［3］，產生所需的零點。但是，要做到芯片內產生的零點與相應極點的完全匹配，是非常困難的。而未能相互抵消的零點和極點，會成為LDO穩壓器通帶內的零、極點對(doublet)，造成Vo建立時間的增加。另一類廣泛使用的內部頻率補償為米勒頻率補償。米勒補償具有極點分離的特性，即通過跨接在Mpass柵極和漏極的米勒電容Cm，將P1推向低頻， P2推向高頻。米勒補償后，P1與P2由式(2)、式(3)變為：P1-12π*gm*R_o1*R_o2*Cm(5)

P2-gm2π*Co(6) 其中，gm為Mpass的跨導。

由式(5)，欲使P1遠小于P2，則Cm會很大，電路內部對其充放電的過程造成Vo的壓擺時間tsr變長。因Co很大，由式(6)，P2處于低頻，限制了增益帶寬GBW。米勒補償對tsr和GBW的影響，直接增大了LDO穩壓器的環路延時td(參看式(7))。雖然通過嵌套的米勒頻率補償方法^［4］或電容倍增電路^［5］，能夠減小Cm，但未能根除Cm對LDO穩壓器芯片的集成度的影響。tdtsr+1/GBW(7) 針對以上問題，下節將給出一種能夠保證LDO穩壓器的高速，且無需芯片上頻率補償電容的新型頻率補償方法。

3 極點跟隨頻率補償

LDO穩壓器空載時，由式(3)，P2為0 Hz(實際上，此時P2=-λ*IDMpass2π*Co，λ和IDMpass為Mpass的溝道調制系數和漏極電流)，P1只需大于0 Hz，P1與P2的間距(P1/ P2)就足以保證頻率穩定性。隨著輸出電流的增大，P2向高頻移動，如果P1能夠跟隨P2的變化，則P1與P2的間距得到維持。極點跟隨的頻率補償，即是當輸出電流變化時，通過使P1跟隨P2的變化，獲得頻率穩定性的方法。

一種使P1跟隨P2變化的電路實現，可利用共集電極和共漏極電壓緩沖器的輸出電阻，分別與偏置電流和偏置電流的開方成反比的規律，根據輸出電流來動態地調整電壓緩沖器的偏置電流，使P1也受輸出電流控制。

一個采用了極點跟隨頻率補償的LDO穩壓器，如圖2所示。其中，完成頻率補償的動態偏置電壓緩沖器，包括了由MOS晶體管MP3，MN4和運算放大器OPA組成的輸出電流監測電路，由MN1~MN3和MP1~MP2組成的電流鏡電路，以及由電流源IB2，IB3和雙極晶體管Q₃~Q₆組成的電壓緩沖器。圖2 一個采用極點跟隨頻率補償的LDO穩壓器 輸出電流監測電路中的MP3與LDO穩壓器的電壓調整管Mpass的源、柵極驅動電壓相等，且由于運放OPA輸入端“虛短”特性，MP3的漏極(OPA正向輸入端)電壓等于Mpass的漏極(OPA負向輸入端)電壓，故有：IDMP3IoIDMP3IDMpass=(W/L)MP3(W/L)Mpass=K₁(8) 電流鏡電路的輸入電流IDMP3與輸出電流IDMP1，IDMN1，有以下關系：

IDMP1IDMP3=IDMN1IDMP3=(W/L)MN2(W/L)MN3=(W/L)MN1(W/L)MN3=K₂(9)

電壓緩沖電路中，Q₃~Q₄和IB2~IB3為Q₅~Q₆提供了甲乙類輸出控制，Q₃~Q₆構成了一個跨導線性環(trans-conductance linear loop)，因而有：ICQ3ICQ6=ICQ4ICQ5=AEQ3AEQ6=AEQ4AEQ5=K₃(10)其中，AEQ3~AEQ6為Q₃~Q₆的發射極面積。

又因ICQ3，ICQ4分別為IB2與IDMP1，IB3與IDMN1之和，若IB2=IB3，IDMP1IB2，IDMN1IB3，則由式(8)、式(9)和式(10)，有：ICQ5=ICQ6=K₁K₂*K₃*Io=K*Io(11) 故動態偏置電壓緩沖器輸出電阻R_o1為：

R_o1=REQ5‖REQ6=12*VTICQ5=VT2*K*Io(12)

其中VT為熱電壓。

將式(12)代入式(2)，有：

P1=-12π*R_o1*Cgs=-Io*Kπ*Cgs*VT(13)

對照式(3)與式(13)，可以看到，P1/P2獨立于Io，故圖2中的LDO穩壓器獲得了在整個負載變化范圍內的頻率穩定性。

4 仿真結果與討論

采用TSMC 0.18 μm混合信號Spice模型，和高精度仿真工具HSpice，對圖2中的LDO穩壓器進行了設計與仿真驗證。在Co=1 μF，Io=100 mA的條件下，環路增益T的幅頻與相頻響應的仿真結果如圖3所示，在單位環增益頻率內，幅頻特性與單極點系統相同，以-20 dB/dec的速度衰減，相位裕度大于80°。

圖3 LDO穩壓器環路增益的幅頻與相頻特性圖4為輸出電流Io在20 ns內由0跳變為100 mA時，LDO穩壓器輸出電壓Vo的瞬態響應。由圖4可以看到，Vo從空載到滿載的轉換時間約為0.5 μs。如此良好的瞬態響應是由于極點跟隨頻率補償具有以下優點：極點P1對P2的跟隨，減小了P1的附加相移，增加了相位裕度，則由式(1)，有利于減小過沖導致的輸出電壓振鈴現象；無需引入零點，因而避免了零、極點對造成的輸出電壓穩定時間的增加；對帶寬沒有限制，且無需米勒頻率補償電容，則由式(7)，有利于減小環路延時。此外，電壓緩沖器中的甲乙類推拉結構和動態電流，對提高響應速度也有很大幫助。

圖4 LDO穩壓器瞬態響應最后需要說明的是，對輸出電壓Vo進行的直流掃描結果表明，Vo在整個輸出電流范圍內的變化較大，約為4%。經分析，主要由以下因素造成：圖2中的寬帶壓差放大器的非對稱結構引入了較大的輸入失調電壓；雙極器件的基極電流，以及NPN型器件與PNP型器件參數(放大倍數等)的差異引入的誤差。通過改用對稱結構的低失調壓差放大器，并將雙極器件替換為MOS器件，可提高LDO穩壓器的精度。但是由于低失調壓差放大器引入的低頻極點，以及MOS器件的低跨導造成的P1的頻率降低，會減小相位裕度，所以應避免在壓差放大器中采用電流鏡(引入鏡極點)或共源共柵(增加節點電阻)等結構，并適當提高電壓緩沖器中器件的尺寸和偏置電流。

5 結 語

本文提出的極點跟隨的頻率補償方法，提供了LDO穩壓器良好的頻率穩定性和瞬態響應，且無需芯片上頻率補償電路，因而不僅適用于高負載變化響應速度的單芯片LDO穩壓器，在集成電源管理和片上系統(SOC)方面，也有較好的應用前景。

參 考 文 獻

［1］Leung K N，Mok P K T，Ki W H.A Novel Frequency Compensation Technique for Low-Voltage Low-Dropout Regulator\\.IEEE International Symposium on Circuits and Systems，1999(5):102-105.［2］Ka Chun Kwok，Mok P K T.Pole-Zero Tracking Frequency Compensation for Low Dropout Regulator\\.IEEE International Symposium on Circuits and Systems，2002(4):735-738.

［3］Chava C K，Silva-Martinez J.A Robust Frequency Compensation Scheme for LDO Voltage Regulators\\.IEEE Transactions on Circuits and Systems Part-I，2004，51:1 041-1 050.

［4］Lau S K，Leung K N，Mok P K T.Analysis of Low-Dropout Regulator Topologies for Low-Voltage Regulator\\.IEEE Conference on Electron Devices and Solid-State Circuits\\.Hong Kong，2003(3):379-382.

［5］Kok Soon Yeo，Ai min Xu，Joel Tang.Compensating Capacitive Multiplier，U.S.6，812，778 B1\\.2004.

作者簡介 汪西虎 男，1975年出生，河南新鄉人，博士研究生。主要研究方向為模擬與混合信號集成電路設計。

注：本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文