基于雙ＰｏｗｅｒＰＣ ７４４７Ａ處理器的嵌入式系統硬件設計

摘 要：隨著雷達數據和信號處理需求的不斷攀升，傳統雷達數字處理系統的處理能力己漸顯不足，因此有必要提高系統中每個處理單元的處理能力。鑒于此，設計一種基于CPCI標準總線和雙PowerPC 7447A高性能處理器的通用處理單元硬件平臺，并對部分功能單元的設計進行描述。硬件平臺由雙處理節點、雙PMC接口和CPCI總線接口等組成，本地互連采用PCI總線，對外采用CPCI總線。該平臺具有數據處理能力強、功能擴展性強、通用性強、維護方便等特點，有較高的應用價值。

關鍵詞：PowerPC G4；非對稱多重處理；全對稱多重處理；單指令多數據；精簡指令集計算機

中圖分類號：TP368.4文獻標識碼：B

文章編號：1004-373X(2008)24-009-05

Hardware Design of Embedded System Based on Dual PowerPC 7447A Processor

ZHANG Zhonghua1，2

(1.School of Electrical and Information Engineering，Shanghai Jiaotong University，Shanghai，200030，China;

2.Radar and Avionics Institute of AVIC，Wuxi，214063，China)

Abstract：With the continuous requirement of the capability of data processing and signal processing in radar system，the capability of the traditional radar digital processing system is lacking gradually，so it is necessary to improve the capability of each unit.According to this，the paper proposes hardware design of an embedded system based on CPCI bus and dual PowerPC 7447A CPUs and describes some functional units.The hardware is made up of dual processing nodes，dual PMC interfaces and CPCI bus.It adopts PCI bus in the module and CPCI bus between the modules.It shows the characteristics of powerful processing capability，powerful developing function，great generality and convenient maintenance.It also has high application value.

Keywords：PowerPC G4;asymmetric multi-processing;symmetric multi-processing;single instruction multi-data;reduced instruction set computer

隨著新一代戰機的出現和戰技指標需求的不斷攀升，機載雷達作為航空電子產品中的重要一員， 其功能和性能也要得到不斷的完善和提高，但同時其重量和體積卻要不斷削減，以滿足載機的作戰需求。機載雷達的這種發展趨勢給設計者帶來了一定的困難，就其數字處理系統而言，功能的完備和性能的提高帶來了大量數據的處理需求，增大數字處理系統的吞吐率和提高其處理能力成為要解決的首要問題，在體積重量相對縮減的前提下，完成高性能相關硬件的設計是設計者所面臨的前所未有的挑戰。

在目前的多功能雷達數字處理系統硬件設計中，通常采用Intel80x86，AMD5x86和PowerPC系列處理器作為數據處理的核心處理器，AD公司和TI公司的DSP處理器作為信號處理的核心處理器。這種兩類處理器共存的構架在提高了雷達性能的同時也帶來了較大的問題：由于多方面原因，大多數雷達仍舊采用低性能的處理器作為核心處理器，對于功能的增減，通過增減相關處理模塊來解決，隨之而來的是系統的笨重，硬件界線明顯，體積和重量龐大，開發環境和調試手段繁瑣復雜，研制周期長，維護困難；另外，由于內部通信效率低，雖然有些處理器內核運算速度快但數據吞吐量有限，影響性能指標的提高。

鑒于以上問題，本文設計一種基于CPCI標準總線和2個PowerPC G4 高性能處理器MPC7447A的、采用非對稱多重處理（ASMP）結構的通用嵌入式系統硬件平臺，提高了單個處理單元的數據處理和吞吐能力，為快速構建和擴展多功能處理和通信系統縮短了研發周期，達到了系統緊湊高效、性能穩定可靠、擴展和維護方便快捷的目的。

1 系統概述

本文所描述的硬件平臺基于PowerPC G4處理器技術，采用高性能的MPC7447A處理器和MV64640北橋控制器，通過Altivec矢量處理技術和高速PCI總線互連技術，提供一個具有高速傳輸能力和高性能處理能力的硬件平臺。

本硬件平臺采用非對稱多重處理（ASMP）結構設計，在單個模塊中實現了2個分別進行高速數據處理的處理節點；利用互連的高速PCI總線，兩個處理器可以互相通信和同步。當然，在多個這種模塊間則可通過PMC子卡提供的高速串行接口進行高速數據交換，來方便地構建一個由多處理模塊組成的級聯或并行處理系統。

在本設計中，每個處理節點擁有獨立的總線控制器、主存儲器、FLASH存儲器、以太網口、串行接口等多種通信接口和中斷控制器等處理器外圍電路。系統功能框圖如圖1所示。

2 設計與實現

2.1 PowerPC 7447A處理器性能簡介

PowerPC 7447A是Freescale公司推出的一款基于PowerPC G4技術的32 b高性能、低功耗超標量精簡指令集計算機處理器，每個周期內可向11個獨立的執行單元發送4個指令，在64 kB一級和512 kB二級Cache、全對稱多重處理技術（SMP）、133/166 MHz 64 b總線接口和包含128 b執行指令的摩托羅拉領先的AltiVec單指令多數據（SIMD）矢量技術的支持下，可以完成高帶寬數據處理和大密集度算法計算，當其內核主頻工作在1 167 MHz時，功耗不超過10 W，是一款具有超群性能和極低功耗的高效能處理器。

2.2 Marvell Discovery Ⅲ MV64460北橋性能簡介

MV64460北橋是Marvell公司推出的一款支持PowerPC CPU的高性能多總線接口的工業級主橋控制器，基于其高性能的CROSSBAR交換構架，提供端口間的任意互連，并在MPX和60x總線模式下支持雙處理器全對稱多重處理（SMP）技術，通過集成多種獨立的接口引擎來優化處理器對外設的訪問頻次。主要性能指標如下：

(1) 主頻133/200 MHz，CROSSBAR機構可提供100 Gb/s數據吞吐量；

(2) 總線接口：1個64 b 200 MHz處理器接口、1個72 b 200 MHz DDR SDRAM接口、1個32 b 133 MHz外設接口和2個PCI/PCI-X接口；

(3) 集成外設和控制器： 2 MB SRAM存儲器、3個千兆以太網MAC控制器、2個多協議串行控制器、2個XOR DMA引擎和4個IDMA引擎。

2.3 處理節點設計

本硬件平臺提供2個高性能處理節點(Node A，Node B)，主要完成對數據的訪問和處理，是本硬件平臺的數據計算和交換中心。節點間通過66/133 MHz 64 b PCI/PCI-X總線互連，每個處理節點包括1個MPC7447A處理器，1個MV64460總線控制器，1 GB DDR SDRAM，256 MB FLASH和16 MB系統啟動備份FLASH，其中Node A為主處理節點，還配備有128 kB NvRAM和RTC。主處理器節點（Node A）原理框圖如圖2所示。

MV64460控制器作為處理節點的通信控制中心，為系統提供了豐富的控制器接口：2個PCI/PCI-X總線設總線（Device Bus）接口、4個DMA控制器、2個XOR DMA控制器和1個可編程仲裁控制器等。設計中，外設總線（Device Bus）連接到OBC（On Board Controller），用于對FLASH，NvRAM，RTC、中斷控制器等的邏輯控制；通過可編程仲裁控制器，可以對本地DDR SDRAM進行訪問的各個設備的訪問優先級進行調整，使對存儲器的使用達到最優化；利用DMA控制器，可以在任意兩個接口設備之間實現數據傳輸；使用XOR DMA控制器，則可以從最多8個源設備讀取數據，進行位異或操作后將結果寫入目標設備。

另外，節點間互連的高速PCI/PCI-X總線，是PCI設備之間的直接互連，不借助于任何PCI-PCI橋設備，只需要1次PCI總線仲裁，所以數據傳輸的延時非常小，從而很好地平衡了節點的處理能力和通信能力。

2.4 存儲器單元設計

本單元包括DDR SDRAM，FLASH，NvRAM的設計。FLASH和NvRAM存儲單元原理框圖見圖３。

(1) DDR SDRAM

每個處理節點包括1 GB DDR SDRAM，帶有ECC錯誤校驗功能，工作時鐘為133 MHz，由于為雙數據率存儲器，其最大傳輸率可達17 Gb/s，每次突發傳輸可達128 B；SDRAM被配置為2個區，每區512 MB，可以被MV64460上的任何接口進行訪問，在可編程控制器的控制下，可以被本地CPU總線和PCI總線直接訪問，最多支持8頁SDRAM頁打開功能。

本設計采用Micron公司的DDR266 SDRAM MT46V64M16芯片，單片存儲量為1 Gb，由于單芯片的數據寬度選擇為16位，因此需要4片并聯以構成64位數據總線。

(2) FLASH

每個處理節點包括256 MB應用程序FLASH存儲器和16 MB系統啟動備份FLASH存儲器，都連接于外設總線（Device Bus）上，可進行字節、半字、字的讀操作和對齊字的寫操作。所有FLASH分成3個區，應用程序FLASH分為2個區，每個區128 MB，共使用4片AMD公司的 S29GL512N芯片實現；系統啟動備份FLASH存儲器獨占1個區，使用1片AMD公司的 AM29PDL128G芯片實現，用于系統在從應用程序區啟動失敗后的系統維護，該區的使用與否通過跳線或接插件上相應管腳進行設置。本設計中FLASH的典型可重寫次數為100 000次，典型數據保持時間為20年。為了保證數據安全，可以通過FPGA控制，對FLASH進行寫保護。

(3) NvRAM

在主處理器節點（Node A）上提供128 kB數據寬度為8 b的自動存儲非易失存儲器，由1顆Simtek公司的STK14CA8芯片組成。該存儲器連接于外設總線（Device Bus）上，可進行無限次讀寫訪問，在系統電源故障時，其通過內部的電容網絡來保護快速SRAM中的數據不丟失；在系統電源恢復時，保存的重要數據自動被系統調用。另外，通過軟件控制，也可以調整該存儲器的數據存儲和讀出周期數。在本設計中，還采取寫保護位和寫保護跳線2種方式來保護其存儲的數據。

2.5 本地PCI總線單元設計

本單元主要包括PCI本地總線、PCI-cPCI橋和PMC接口的設計。

(1) PCI本地總線

平臺中設計了3個本地PCI總線，均通過MV64460控制器的PCI橋進行互連和訪問控制，其工作速率和類型為66/133 MHz 64 b PCI/PCI-X總線，拓撲形式如圖1所示：主處理器節點（Node A）中的第一個PCI接口連接cPCI橋，第二個PCI接口連接PMC1接口和從處理器節點（Node B）中的第二個PCI接口；從處理器節點（Node B）中的第一個PCI接口連接PMC2接口。

在本設計中，對PCI總線號的分配采用靜態和動態相結合的方式，3個本地PCI總線中每一個PCI總線都被指定了一段總線號，而在每一個PCI總線上擴展的其他PCI總線，將采用動態分配總線號的形式，分配預定總線號段中的1個。在系統復位后，系統會啟動代碼自動枚舉PCI設備，并將PCI總線號配置給每個PCI設備。

(2) PCI-cPCI橋

平臺提供66 MHz 64 b CompactPCI接口，采用PCI6540芯片實現系統PCI-X總線到PCI總線的擴展，設計中配置PCI6540芯片工作在Universal工作模式，在無需硬件配置的情況下，當模塊插入到cPCI總線的系統槽或外設槽時，可自適應系統槽和外設槽。并且在系統槽中時，該芯片配置自己工作在透明模式，為系統提供電氣上的隔離，以便多個66 MHz 64 b的PCI外設添加到PCI-X插槽中；在外設槽時，該芯片配置自己工作在非透明模式，為系統提供尋址和電氣上的隔離，以便創建多處理器系統。另外，PCI6540芯片還支持異步工作方式，以便芯片兩邊的端口工作在不同的時鐘域內，不會因同步慢速設備而降低快速設備的工作效率，以獲得更高工作效能。

(3) PMC接口

本平臺可同時安裝2個PMC子卡，以達到迅速擴展系統功能的目的。2接口均支持66/133 MHz 64 b PCI/PCI-X接口標準，傳輸速度峰值可達1 GB/s，以支持數據傳輸率較大的光纖、顯卡等高速設備。設計中PMC接口均被映射到每一個處理節點，以使每個處理節點都能從PMC接口上獲得高速數據交換。每一個PMC接口提供4個PCI中斷源，通過OBC控制，用戶可以指定任意一個處理節點對任意一個中斷源進行處理。

另外，在布線上考慮到通用性，2個PMC PN4 接插件上的I/O信號線分別通過平臺上的JNP4連接到下面板3號和4號接插件上，且I/O信號線以差分信號線對的方式引線，在設計中還對其阻抗和線長進行了嚴格控制，以獲得數據在I/O信號線的高速傳輸。

2.6 OBC單元設計

平臺提供OBC（On Board Controller）控制器，設計中使用XILINX公司的1顆XC3S1000芯片實現各功能外設的控制邏輯，例如復位、中斷、計數器、看門狗定時器、串口、GPIO寄存器、差分I/O寄存器、處理節點通信、外設的片選譯碼（如FPGA寄存器、FLASH，PABS，NvRAM，RTC等）等。每個處理節點通過MV64460的外設總線（Device Bus）接口連接到OBC，進行訪問控制。設計中采用1個并行PROM為OBC存儲邏輯代碼，并在系統上電時將代碼加載到OBC中。OBC功能框圖見圖4。

2.7 復位控制單元設計

系統復位控制單元主要完成系統中所有功能單元復位信號的產生，由OBC中的復位控制器實現。通過外設總線（Device Bus），每個處理節點可以對復位控制器中控制寄存器進行操作，以實現對特定硬件的復位。在設計中嚴格控制了所有復位信號的產生次序，以保證系統正常穩定的工作。此外，為保證在OBC初始化配置后，以下復位信號按照設計時序要求依次置為復位無效狀態(MV1_PCI0RSTn，MV1_PCI1RSTn，MV2_PCI0RSTn，MV2_PCI1RSTn，PMC1_RSTn， PMC2_RSTn，MV1_P0RSTn，MV1_P1RSTn，MV2_P0RSTn，MV2_P1RSTn，MV1_FLASHRSTn， MV2_FLASHRSTn，MV1_SYSRSTn，MV2_SYSRSTn)。這里還在這些信號上接入下拉電阻，以保證在OBC正常工作之前所有復位信號輸出復位有效狀態。

2.8 中斷控制單元設計

在本系統中主要中斷源包括PMC，cPCI總線、以太網等，設計中所有中斷源均被連接到OBC上一個軟件可配置的中斷控制器上。通過對這個中斷控制器的配置，每個處理單元均可以靈活地選擇管理所有中斷源。該功能單元原理框圖如圖5所示。

工作時，處理節點通過外設總線將各個中斷信號的屏蔽信息同時寫入中斷屏蔽寄存器中，該屏蔽信息與中斷請求寄存器（顯示當前所有中斷輸入管腳的當前狀態）中的相應位進行與操作后，即可得到當前所有有效的中斷源的中斷信息，并存入中斷服務寄存器中。當中斷產生時，如果信號是非屏蔽信號，而且系統又沒有把所有中斷源屏蔽掉，處理器就會接收到中斷信號，并通過外設總線和寄存器控制邏輯來讀取中斷信息，以確定中斷源的向量號，來調用相應中斷處理程序進行處理。在讀取中斷信息后，系統將自動清除相應的中斷信息。中斷控制器邏輯功能圖見圖6所示。

2.9 其他單元設計

本系統提供４個10/100/1 000 Mb/s自適應以太網接口，均符合IEEE802.3標準，每個處理節點2個，利用MV64460中MAC控制器實現控制，其外部的PHY使用Marvell公司的88E1111芯片實現。設計中每個節點均有一個網絡接口引到前面板和后面板。

系統也提供４個通用串行接口，每個處理節點2個，利用MV64460中2個MPSC（多協議串行控制器）控制器實現控制，通過軟件對OBC中的相關邏輯進行選擇，以外接不同的接口芯片來實現符合EIA-232或EIA-422/485標準的串行接口。

I²C（Intelligent Interface Controller）是系統提供的另外一種總線接口，利用MV64460中集成的控制器實現相關控制，在該總線上，連接了4個溫度傳感器和1個E2PROM芯片。溫度傳感器采用MAX6634芯片，分別放置在重要器件的旁邊采集工作環境的溫度；E2PROM是1顆AT24C04芯片，用于存儲MV64460芯片的配置信息和系統其它相關信息，其在I²C總線上被分配到０號地址上。

RTC（Real Time Clock）由1顆Dallas公司的DS1501芯片實現，連接到主處理節點的外設總線上，為系統提供日期、時間信息，以及提供RTC和看門狗定時、上電復位、電池監控、256 B的NvSRAM和32.768 kHz的時鐘輸出等功能。

3 結 語

本文結合高性能MPC7447A處理器和MV64640北橋控制器的特性，設計了一種采用非對稱結構技術、G4 Altivec矢量處理技術、高速PCI總線互連技術和高速串行總線互連技術的雙處理節點硬件平臺。由于該平臺具有數據和信號處理能力強、數據傳輸速度快、功能擴展方便快捷、通用性強等特點，有利于快速構建雷達數字處理系統和其他高性能數據、信號處理系統，以減少模塊種類和數量，降低系統研發成本和人力資源開銷，縮短系統研發和維護周期，降低設計風險，提高產品質量。本設計應用前景廣闊，為雷達數據和信號處理系統提供了一種新的設計方法和實現途徑，具有很高的應用價值。

參考文獻

［1］李承偉，杜娟，李波，等.多PowerPC 7400/7410處理器體系架構研究.計算機工程，2005，31(6):189-191.

［2］林鵬.基于多機處理的雷達數據處理系統.艦船電子對抗，2005，28(5):52-55.

［3］Freescale Semiconductor Inc.MPC7447A RISC Microprocessor Hardware Specifications.2006.

［4］Freescale Semiconductor Inc.MPC7447A RISC Microprocessor Family Reference Manual Specifications.2005.

［5］Marvell Semiconductor Inc.MV64460，MV64461，and MV64462 System Controller for PowerPC Processors Hardware Specification.2005.Doc.No.MV-S101286-01，Rev.D.

［6］Marvell Semiconductor Inc.MV64460，MV64461，and MV64462 System Controller for PowerPC Processors User Manual.2006.Doc.No.MV-S101286-00，Rev.C.

［7］PLX Technology Inc.PCI 6450CB Data Book.2004.

［8］馬鳴錦，朱劍冰，何紅旗，等.PCI，PCI-X和PCI Express的原理及體系結構.北京:清華大學出版社，2007.

［9］Edward Solari，George Wills.PCI PCI-X Hardware and Software Architecture Design.Fifth Edition.San Diego:Annabooks，2001.

作者簡介 張中華 男，1977年出生，在職碩士研究生。研究方向為嵌入式系統研究。