基于ＦＰＧＡ的無線接入點(diǎn)硬件平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：基于認(rèn)證、安全及QoS等方面的研究需要，提出了基于FPGA的HostAP設(shè)計(jì)方案，并搭建了無線接入點(diǎn)的硬件平臺(tái)，在此平臺(tái)上進(jìn)行了硬件的裁減與集成；設(shè)計(jì)和實(shí)現(xiàn)了無線接入點(diǎn)的硬件電路，完成了無線接入點(diǎn)的高速PCB布局布線。在PCB布局布線的過程中，重點(diǎn)解決了高速印制電路板設(shè)計(jì)中的傳輸線效應(yīng)問題，最后進(jìn)行了實(shí)際的系統(tǒng)測試。

關(guān)鍵詞:無線接入點(diǎn)； 現(xiàn)場可編程邏輯門陣列； HostAP； 高速印刷電路板布局布線

中圖分類號(hào)：TP393文獻(xiàn)標(biāo)志碼：A

文章編號(hào)：1001-3695(2007)11-0257-03

無線局域網(wǎng)由于其具有安裝便捷、使用靈活、經(jīng)濟(jì)節(jié)約及易于擴(kuò)展等優(yōu)點(diǎn)，逐漸在變動(dòng)頻繁、突發(fā)以及不方便敷設(shè)有線網(wǎng)絡(luò)的情況下成為最佳的網(wǎng)絡(luò)部署方案，被廣泛應(yīng)用于學(xué)校、機(jī)場及流動(dòng)辦公等場合。

無線局域網(wǎng)有兩種基本布置方式，即Ad hoc 模式和BSS模式[1]。在BSS模式中，主要以無線局域網(wǎng)接入點(diǎn)(access point， AP)實(shí)現(xiàn)移動(dòng)無線局域網(wǎng)內(nèi)移動(dòng)設(shè)備的管理和與有線網(wǎng)絡(luò)的互連互通。因此，AP作為無線局域網(wǎng)的關(guān)鍵組成設(shè)備，其性能的好壞將直接影響到整個(gè)無局域網(wǎng)的數(shù)據(jù)傳輸性能，即設(shè)計(jì)功能強(qiáng)大、配置靈活、管理方便、安全性高的 AP 對(duì)無線網(wǎng)絡(luò)的性能有著重要的影響。

無線AP有三種實(shí)現(xiàn)方式[2]，即HostAP方式、第三代碼(tertiary code)的固件方式和帶有自身固化程序的固件方式。本文設(shè)計(jì)的無線AP采用HostAP方式。HostAP通過軟件程序完成幾乎所有的IEEE 802.11b控制功能，包括路由、網(wǎng)橋協(xié)議和管理等。這種設(shè)計(jì)方式的顯著優(yōu)點(diǎn)是軟件程序較易更改且具有很強(qiáng)的靈活性，易于按用戶的要求進(jìn)行配置和拓展，為后續(xù)的認(rèn)證、安全以及QoS等研究工作奠定了基礎(chǔ)。

FPGA既具有門陣列器件的高度集成度和通用性，又具有用戶可編程的靈活性。

1總體設(shè)計(jì)方案

通過對(duì)無線接入點(diǎn)的功能需求分析，確定了基于 Xilinx 公司的 ML310 FPGA開發(fā)板的HostAP的設(shè)計(jì)方案。ML310 FPGA開發(fā)板是Xilinx公司特別為需要開發(fā)支持PCI總線的嵌入式設(shè)備所開發(fā)的硬件平臺(tái)[3]，它擁有雙PowerPC (PPC405)處理器，主頻最高可達(dá)300 MHz，并且可以分別在100、200、300 MHz的頻率下自適應(yīng)地工作。軟件部分通過移植HostAP的方式解決。HostAP實(shí)現(xiàn)了無線接入點(diǎn)的大部分功能，包括SS和DSS服務(wù)等。

1．1硬件設(shè)計(jì)方案

以TI公司的無線接入點(diǎn)設(shè)計(jì)方案[4，5]為參考，硬件平臺(tái)以ML310 FPGA為基礎(chǔ)，對(duì)底層軟件和硬件進(jìn)行改進(jìn)。采用處理性能更好的CPU、成本更低的芯片，以期達(dá)到在不降低性能的前提下，增加新的功能并降低成本的目的。本文設(shè)計(jì)的無線接入點(diǎn)的硬件框圖如圖1所示。

圖1中，RJ-45接口用于接入有線網(wǎng)絡(luò)，無線網(wǎng)卡實(shí)現(xiàn)無線物理層的數(shù)據(jù)收發(fā)，用于接入無線網(wǎng)絡(luò)。Flash和SDRAM作為系統(tǒng)存儲(chǔ)設(shè)備。本文采用了一個(gè)橋接芯片來實(shí)現(xiàn)CPU與無線網(wǎng)卡的橋接工作。

1．2軟件設(shè)計(jì)方案

軟件開發(fā)環(huán)境采用嵌入式MontaVista Linux 3.1 professio￣nal edition，通過在FPGA平臺(tái)上移植并修改HostAP軟件，實(shí)現(xiàn)了無線接入點(diǎn)的功能，為后續(xù)的認(rèn)證、安全和QoS的研究工作奠定基礎(chǔ)。

通過將HostAP移植到ML310 FPGA平臺(tái)的方式完成無線AP的功能，移植工作采用交叉開發(fā)模式。首先，在宿主機(jī)上完成開發(fā)，并用交叉編譯工具編譯生成二進(jìn)制文件；然后下載到目標(biāo)機(jī)上運(yùn)行和測試，并通過JTAG調(diào)試接口對(duì)運(yùn)行在目標(biāo)機(jī)上的程序跟蹤調(diào)試，定位問題后在宿主機(jī)上對(duì)代碼修改、重新編譯并下載。如此反復(fù)，直到程序在目標(biāo)機(jī)上正常運(yùn)行為止。

2 硬件詳細(xì)設(shè)計(jì)

2．1原型系統(tǒng)的搭建

ML310 FPGA開發(fā)板[3]擁有雙PowerPC 405（PPC405）處理器，有類似于PC的存儲(chǔ)結(jié)構(gòu)。ML310 還支持多種接口，包括以太網(wǎng)接口、USB接口、RS-232接口、UART接口、LCD接口、JTAG編程口等。多類型的接口極大地方便了嵌入式設(shè)備的開發(fā)。

無線接入點(diǎn)的硬件平臺(tái)環(huán)境主要包括ML310 FPGA開發(fā)板、PCI－PCMCIA轉(zhuǎn)接卡、D－Link 650無線網(wǎng)卡。ML310 FPGA與D－Link 650之間用PCI－PCMCIA轉(zhuǎn)接卡連接。該轉(zhuǎn)接卡采用RICOH公司的芯片R5C485實(shí)現(xiàn)PCI總線與PCMCIA總線之間的橋接，電路設(shè)計(jì)簡單可靠。無線接入點(diǎn)的原型系統(tǒng)結(jié)構(gòu)如圖2所示。

2．2系統(tǒng)硬件裁減和集成方法

實(shí)驗(yàn)結(jié)果表明，上述原型系統(tǒng)能夠完成無線接入點(diǎn)的功能，但缺點(diǎn)是硬件系統(tǒng)過于龐大。筆者在原型系統(tǒng)的基礎(chǔ)上，將開發(fā)板上沒有使用的電路進(jìn)行了裁減和集成。

硬件的裁減和集成方案[6]如下：在硬件裁減和集成的過程中，第一階段是通用平臺(tái)功能性模塊劃分階段，本階段根據(jù)原型系統(tǒng)實(shí)際使用到的部分模塊，得出裁減方案；第二階段是實(shí)現(xiàn)階段，按照模塊劃分設(shè)計(jì)各電路模塊，完成PCB的制作。

ML310 FPGA開發(fā)板的硬件電路可劃分成五個(gè)電路模塊：處理器模塊、存儲(chǔ)器模塊、應(yīng)用接口模塊、調(diào)試接口模塊和電源管理模塊。處理器模塊包括板上CPU以及外圍電路，該開發(fā)板有PowerPC 405硬核處理器（XC2VP30pro）。存儲(chǔ)器模塊包括系統(tǒng)內(nèi)存和外存兩個(gè)部分：ML310上使用的是256 MB DDR的內(nèi)存條；外存使用的是512 MB的CF卡?？晒┯脩糸_發(fā)使用的接口模塊包括了PCI插槽、USB接口、CF卡接口等。調(diào)試模塊包括用于調(diào)試CPU的CPU JTAG接口、用于下載程序的PC4 JTAG以及可以通過主機(jī)上的超級(jí)終端來調(diào)試系統(tǒng)UART接口等。電源管理模塊比較復(fù)雜，板上涉及到的電源包括5、3．3、2．5、1．5、12和-12 V等多種電壓值。

在裁減和集成過程中，考慮到設(shè)計(jì)的成本以及降低電路的復(fù)雜性，對(duì)ML310各部分模塊中的芯片進(jìn)行適當(dāng)?shù)奶鎿Q和刪除。按照模塊的劃分，對(duì)各個(gè)模塊進(jìn)行分別裁減。各模塊的裁減方案如下：

a）處理器模塊部分。XC2VP30（P30）和XC2VP50（P50）都屬于Xilinx公司的FPGA芯片Virtex－II Pro系列，但P50的性價(jià)比高于P30。因此，處理器選用P50芯片代替ML310上的P30芯片。

b）存儲(chǔ)器模塊部分。內(nèi)存采用DDR SDRAM芯片來代替ML310的內(nèi)存插槽方式，可以減少成本，降低內(nèi)存部分的電路復(fù)雜性，縮小電路板的空間。外存使用flash；外存與CPU的通信方式由原先的SystemACE控制芯片來橋接CF卡與CPU的結(jié)構(gòu)，變?yōu)閒lash芯片直接與CPU相連接的方式。

c）應(yīng)用接口模塊。ML310提供了豐富的應(yīng)用接口，但大部分在無線接入點(diǎn)的開發(fā)中沒有用到。因此，應(yīng)用接口模塊部分只保留了RJ-45網(wǎng)口。

d）調(diào)試接口模塊。無線接入點(diǎn)的調(diào)試模塊沿用ML310開發(fā)板的調(diào)試接口的電路設(shè)計(jì)，保留了JTAG口、CPU JTAG口、RS-232接口。另外，加入了一些復(fù)位電路，以備調(diào)試使用。

e）電源管理模塊。ML310采用開關(guān)電源模塊，但開關(guān)電源模塊價(jià)格非常昂貴。為了降低成本，采用電壓轉(zhuǎn)換芯片來完成變壓。因此，對(duì)電源管理模塊進(jìn)行了重新設(shè)計(jì)。

裁減后的無線接入點(diǎn)主板硬件結(jié)構(gòu)如圖3所示。

2．3電路模塊的設(shè)計(jì)及芯片選型

根據(jù)上述五個(gè)功能模塊的劃分和裁減方案進(jìn)行具體的電路設(shè)計(jì)與實(shí)現(xiàn)，同時(shí)對(duì)相應(yīng)的芯片進(jìn)行選型。

a）處理器模塊由XC2VP50 FPGA芯片及其外圍電路組成，如圖4所示。該芯片擁有八個(gè)I/O bank，每一個(gè)bank中提供了許多I/O引腳，在使用某一個(gè)bank之前，首先需要將該bank激活。每一個(gè)bank都有兩個(gè)特殊的I/O引腳，即VRN（vol￣tage reference of N transistor）和VRP（voltage reference of P transistor）。Bank在使用時(shí)需要對(duì)其進(jìn)行阻抗的匹配，VRN和VRP這兩個(gè)引腳是用來平衡阻抗的。VRP需要連接一個(gè)50 Ω的阻抗，并與高電平相連，而VRN則需要連接一個(gè)50 Ω的阻抗并與地相連。

P50上的電源引腳非常多，每一根電源引腳都需要進(jìn)行退耦。退耦的方法是將每一根電源引腳上加一個(gè)0.1 μf的貼片式陶瓷電容。

b）存儲(chǔ)器模塊包括系統(tǒng)的內(nèi)存和外存兩部分。HostAP在運(yùn)行過程中需要的動(dòng)態(tài)內(nèi)存大小為500 KB~14 MB?？紤]到后續(xù)安全、認(rèn)證和QoS的研究需要，內(nèi)存大小定為32 MB的DDR SDRAM。芯片選擇的是Micron公司的MT46V16 M16FG。該芯片擁有16根數(shù)據(jù)線，13根地址線，時(shí)鐘速率在133 MHz。它與FPGA 的連接如圖5所示。

選用Atmel公司的32 MB flash芯片AT49BV322A-70TI作為系統(tǒng)的外部存儲(chǔ)芯片。該芯片工作電壓為2．65~3．6 V，設(shè)計(jì)中使用3.3 V對(duì)其進(jìn)行供電；芯片支持21位地址線、16位數(shù)據(jù)線。

c）應(yīng)用接口模塊主要包括RJ-45以太網(wǎng)接口和PCMCIA接口。以太網(wǎng)接口需要以太網(wǎng)控制芯片才能與CPU進(jìn)行通信，常用的以太網(wǎng)控制芯片為Intel公司的i82559。i82559芯片通過掛載在PCI總線上的工作方式與CPU進(jìn)行通信，可以自適應(yīng)10/100 Mbps以太網(wǎng)。由于以太網(wǎng)端口需要一個(gè)惟一的MAC地址保存到ROM中不能更改，電路中需要提供一個(gè)1 KB的E2PROM芯片來存儲(chǔ)這些信息。芯片選用的是Atmel公司的at93c46a。

PCMCIA接口不能直接與CPU相連，因此選用了RICOH公司的R5C841芯片進(jìn)行橋接。

d）調(diào)試接口模塊。無線接入點(diǎn)的接口調(diào)試模塊采用ML310開發(fā)平臺(tái)上的調(diào)試模塊，包括下載軟件用的JTAG接口和調(diào)試用的RS-232接口。

e）電源管理模塊。ML310開發(fā)平臺(tái)由于電路復(fù)雜，電流最大達(dá)到10 A，所以必須使用開關(guān)電源來進(jìn)行變壓。但是，對(duì)于無線接入點(diǎn)來說，板上電流最大不超過500 mA，沒有必要使用開關(guān)電源。因此采用低壓差線性穩(wěn)壓芯片的電源設(shè)計(jì)方案。

無線接入點(diǎn)上總共有±12、5、3.3、2.5、1．8、1．5和1．25 V等多種電壓。其中工作在5、3．3、2．5、1．5 V四種電壓下的元件最多。系統(tǒng)采用與ML310開發(fā)平臺(tái)相同的進(jìn)電方式，即采用計(jì)算機(jī)的電源接口來供電。該接口可以直接提供±12、5 V三種電壓，因此，在電源模塊設(shè)計(jì)中需要設(shè)計(jì)5轉(zhuǎn)3．3、5轉(zhuǎn)2．5、5轉(zhuǎn)1．5 V三種電壓轉(zhuǎn)換電路。剩余的5轉(zhuǎn)1．8以及5轉(zhuǎn)1.25 V兩部分變壓電路將放置在靠近元件的地方進(jìn)行變壓，不單獨(dú)放在電源模塊中，有利于PCB電路板的布局布線。

電壓轉(zhuǎn)換電路采用相同的轉(zhuǎn)換方式，選用不同的變壓芯片，芯片型號(hào)依次為TPS76933、TPS76925、TPS76915、TPS76918、TPS73101DBVR，都是TI公司的產(chǎn)品。采用這些芯片設(shè)計(jì)出的變壓電路具有功耗低、電路設(shè)計(jì)簡單及成本低等特點(diǎn)。

3高速PCB的布局布線

3．1高速電路的傳輸線效應(yīng)

無線接入點(diǎn)的CPU主頻為300 MHz，內(nèi)存芯片的主頻為133 MHz，板上大部分的信號(hào)傳輸速率都在50 MHz以上。因此會(huì)不可避免地遇到高速電路設(shè)計(jì)中經(jīng)常遇到的傳輸線效應(yīng)問題[7]。

傳輸線效應(yīng)的解決辦法主要是通過對(duì)PCB板進(jìn)行合理的布局布線以及對(duì)PCB的電源層和地層進(jìn)行合理的配置。本文在無線接入點(diǎn)的布局布線過程中，從多方面對(duì)PCB板進(jìn)行電氣連接的約束并配置合理的電源和地，盡量使傳輸線效應(yīng)帶來的影響降到最低。

合理的布局是解決傳輸線問題的主要手段之一。布局主要參考ML310開發(fā)平臺(tái)上相關(guān)元器件的擺放方法，采取手動(dòng)布局方式。元器件擺放的原則由設(shè)計(jì)的約束規(guī)則來進(jìn)行限制。約束規(guī)則包括：元器件之間的焊盤擺放間距需要大于0.1 mm；元件的擺放密度根據(jù)要求在PCMCIA接口附近盡量少甚至不擺放元器件，避免產(chǎn)生干擾，其他區(qū)域可以均勻地放置。

合理的布線是解決傳輸線問題另一個(gè)主要的手段，包括嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長度、合理規(guī)劃走線的拓?fù)浣Y(jié)構(gòu)、過孔數(shù)量等。無線接入點(diǎn)PCB的布線采用交互式布線的方式。在布線軟件工具中首先對(duì)布線進(jìn)行一些約束，進(jìn)行自動(dòng)布線，再根據(jù)自動(dòng)布線的情況，對(duì)某些有特殊要求的走線進(jìn)行調(diào)節(jié)。

此外，解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。在設(shè)計(jì)中采用了菊花鏈的布線方式，通過自動(dòng)布線和手動(dòng)布線交互進(jìn)行的方式，使得布通率達(dá)到了100%。采用菊花鏈的布線方式也避免了進(jìn)行阻抗匹配的工作量。另外，在布線時(shí)導(dǎo)線的拐角處不要走成90°折線，以減小高頻信號(hào)對(duì)外的發(fā)射耦合。

為了減少信號(hào)干擾，需要對(duì)PCB的電源層和地層進(jìn)行合理的分配。無線接入點(diǎn)的PCB板采用八層板的結(jié)構(gòu)。其中，四層作為信號(hào)線的走線層，另外四層進(jìn)行電源層和地層的設(shè)置。板上的電壓主要有5、3．3、2.5和1.5 V四種。根據(jù)板上各電壓的分布情況，將3.3和1.5 V的電壓安排在同一電源層，將5和2．5 V的電壓安排在另一電源層。另外兩層作為地層，這樣使得地平面盡量大，從而降低了噪聲和PCB的層間信號(hào)的串?dāng)_。

對(duì)接地的處理，必須將高頻數(shù)字電路和低頻模擬電路的地回路分開；對(duì)高頻信號(hào)采用多點(diǎn)串聯(lián)接地，并盡量加粗縮短地線，從而降低了耦合噪聲。另外，在地平面分割時(shí)，應(yīng)保證參考平面的連續(xù)性。對(duì)數(shù)/模共存的PCB板，如果模擬信號(hào)線走的距離較遠(yuǎn)，應(yīng)該使它的參考回流路徑也是模擬地。因此，在設(shè)計(jì)中，采用在地層沿模擬信號(hào)的路徑割一個(gè)模擬地，使其參考模擬地，從而保證了參考平面的連續(xù)性。

通過使用上述幾種方法，大大減少了傳輸線效應(yīng)產(chǎn)生的影響。布線的效果如圖6所示。

右側(cè)。該部分靠近FPGA芯片，容易產(chǎn)生傳輸線效應(yīng)。為此，將與FPGA引腳直接相連的其他芯片的對(duì)應(yīng)引腳之間的連線盡量走短，保證了線上所產(chǎn)生的電阻較小，信號(hào)在傳輸線上流動(dòng)時(shí)所產(chǎn)生的衰減也較小，從而不會(huì)產(chǎn)生大的傳輸線效應(yīng)。

3．2系統(tǒng)測試

將CPU時(shí)鐘設(shè)定為100 MHz，對(duì)無線接入點(diǎn)主板硬件電路進(jìn)行測試。一方面，由于FPGA與flash、SDRAM之間是主要的高速數(shù)字信號(hào)線，需要對(duì)外部存儲(chǔ)芯片進(jìn)行測試。首先編寫flash測試程序，對(duì)flash進(jìn)行讀、寫、擦除操作，并驗(yàn)證數(shù)據(jù)的正確性。然后，編寫SDRAM的測試程序，對(duì)SDRAM指定地址空間進(jìn)行讀、寫操作，并驗(yàn)證數(shù)據(jù)的正確性，經(jīng)過測試外部存儲(chǔ)芯片工作正常。另一方面，需要對(duì)以太網(wǎng)接口和PCMCIA接口進(jìn)行測試，編寫以太網(wǎng)接口和PCMCIA接口測試程序，通過以太網(wǎng)接口、PCMCIA接口與主機(jī)之間進(jìn)行數(shù)據(jù)的收發(fā)實(shí)驗(yàn)，并驗(yàn)證收發(fā)數(shù)據(jù)的正確性。經(jīng)過測試，以太網(wǎng)接口和PCMCIA接口能夠正確地接收和發(fā)送數(shù)據(jù)。以上測試表明，硬件系統(tǒng)工作正常，因此本文方案較好地解決了傳輸線效應(yīng)對(duì)信號(hào)質(zhì)量影響的問題。

4結(jié)束語

本文根據(jù)系統(tǒng)需求設(shè)計(jì)了無線接入點(diǎn)的設(shè)計(jì)方案，并基于ML310 FPGA平臺(tái)搭建了無線接入點(diǎn)的原型系統(tǒng)，在此基礎(chǔ)上進(jìn)行嵌入式操作系統(tǒng)Linux和HostAP軟件的移植；同時(shí)進(jìn)行了硬件裁減和集成，設(shè)計(jì)了無線接入點(diǎn)主板的硬件電路。在實(shí)際的高速PCB布局布線中解決了傳輸線效應(yīng)等問題，最后實(shí)現(xiàn)了無線接入點(diǎn)的主板硬件。本文的開發(fā)過程對(duì)其他嵌入式設(shè)備的硬件開發(fā)有重要的參考價(jià)值。

參考文獻(xiàn):

[1]GAST M S. 802.11 wireless networks: the definitive guide[K]. 影印版. 北京: 清華大學(xué)出版社， 2002:7－17.

[2]李偉征，胡愛群，陳立全，等. 一種基于MPC860的無線局域網(wǎng)接入點(diǎn)以太網(wǎng)接口研究[J]. 東南大學(xué)學(xué)報(bào):自然科學(xué)版， 2004，34(2):166－170.

[3]Xilinx ML310 user guide[K/OL]. (2005-02-10).http://www.xilinx.com.

[4]WLAN solutions: TNETW1130 converged single－chip MAC and baseband processor for IEEE 802.11 a/b/g[EB/OL].(2003).http://www.ti.com.

[5]Spread spectrum processor with medium access control[EB/OL].(2001). http://www.ti.com.

[6]PATTERN D A， HENNESSY J L. Computer organization design[M]. Beijing: Press of Tsinghua University， 2003:156-335.

[7]UHT A K. Uniprocessor performance enhancement through adaptive clock frequency control[J]. IEEE Trans on Computers， 2005，54(2):132－140.

“本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文”