Ｌａｔｔｃｅ的ＦＰＧＡ開發(fā)軟件ｉｓｐＬＥＶＥＲ及特點

ispLEVER是Lattice公司的一個完整的FPGA和CPLD設(shè)計軟件，能幫助用戶完成從概念到完成產(chǎn)品的設(shè)計。ispLEVER包含許多有力的開發(fā)工具，用于設(shè)計輸入、項目管理、IP集成、器件映射、布局和布線，以及在系統(tǒng)邏輯分析等。

ispLEVER(Windows)包含Latace公司的合作伙伴Synplicity和Mentor Graphics的第三方工具，這些工具用于綜合和仿真。ispLEVER支持90納米LatticeECP2和LatticeSCFPGA系列、非易失的LatticeXPFPGA系列，以及跨越式可編程器件MachXO器件。ispLEVER的主要亮點還包括：推出新的、高度集成的Design Plan-her接口、以及一個IPexpress用戶可配置的IP核拓展庫。此外ispLEVER還有LatticeMicr032開發(fā)工具。這是一個針對LatticeMico32微處理器的完整的設(shè)計環(huán)境。

ispLEVER的FPGA設(shè)計流程提供強大的交互式編輯功能，通過兩個重要的工具—De－sign Planner和EPIC Device Editor來實現(xiàn)。在開發(fā)工具中，DesignPlanner工具將兩個常用的優(yōu)化工具Preference Editor和Flomnplanner集成任一起，反映出專業(yè)FPGA設(shè)計者的處理思路和工作流程。現(xiàn)在用戶能夠無縫地從一項任務(wù)轉(zhuǎn)移到另一項任務(wù)，而無需多余的中間步驟。PreferenceEditor被用來定義諸如關(guān)鍵路徑和時序目標(biāo)等設(shè)計參數(shù)，因為這些參數(shù)的定義是專門針對器件的，無法在硬件描述語言(HDL)層上完成。Floorplanner支持器件內(nèi)邏輯布局的具體控制。將這兩種相關(guān)的工具集成在一起，簡化了一些任務(wù)，諸如將客戶定制的邏輯指定到器件I/O引腳。因此，可以幫助設(shè)計者無縫地工作，從而更快、更高效地完成這些設(shè)計任務(wù)。