Ｍｅｎｆｏｒ ＦＰＧＡ開發工具

FPGA廠商一般都提供集成的開發環境，以完成所有的設計輸入(原理圖或HDL)、仿如Altera QuartusⅡ和Xilinx ISE，基本上可真、綜合、布線和下載等工作。初期的用戶較多采用它們，但它們在設計仿真和邏輯綜合方商不夠理想，因此一般都會提供第三方EDA工具的接口，讓用戶更方便地利用其他EDA工具。

為了提高設計效率，優化設計結果，很多EDA廠商提供了各種專業軟件，用以配合FPGA芯片廠家提供的工具進行更高效的設計。EDA廠商也為FFCA廠商提供各自產品的定制版本，以滿足中、低端用戶的基本要求，比如Mentor Graphics公司的邏輯仿真軟件ModelSim XE/AE、邏輯綜合工具Preci sion等。因為FPGA廠商集成的開發環境和OEM版術的工具在性能上有很大的限制，所以而對復雜度不斷增加的高端設計，用戶都逐漸采用專業的EEA開發工具和流程，如Mentor的FPGAAdvantage。

FPGA技術突飛猛進，新的開發工具更是層出不窮。工藝技術的發展直接推動著開發工具的變化，90nm以下的FPGA器件其連線延時占到總延時的75％以上，造成傳統的邏輯綜合工具在布線前后時序無法收斂，這導致了物理綜合工具Precision Physical的產生。SoC設計的發展對系統驗證更是提出了巨大的挑戰，系統級描述語言在驗證方法上的巨大優勢正逐漸替代現有的VHDL和Verilog環境，基于標準語言SvstemVerilog和SystemC的驗證工具將廣為采納并大行其道，Questa也因此應運而生。在系統的設計上特別是在信號處理和通信等領域，有大量的算法密集型設計，以往的方法是通過MATLAB和C＋＋來研究算法，再手工編寫成RTL代碼，這滿足不了產品上市時間的急迫需要，另外設計者對各種可用的RTL體系結構做出權衡的能力非常有限，而且C＋＋模型與RTL描述之間還有很大差距，手工轉換很容易引入錯誤。Mentor Graphics的CatapultSL綜合工具是成熟且市場份額領先的算法綜合工具，能利用非定時的純C＋＋語言來產生高品質的RTL描述，速度最快可達到傳統人工方式的20倍。

隨著FPGA設計的日趨復雜，許多開發項目不再是一、兩位工程師參與開發，而是由多位工程師組成的設計團隊參與項目前端設計，甚至還有很多跨地域的設計合作需要，同時IP或者內部設計模塊的復用也已經成為大規模芯片設計必不可少的手段。如何應對日益增長的設計復雜性和設計可管理性，已經成為FPGA開發工程師和項目經理需要迫切解決的問題。HDL Designer工具提供了整合式設計和管理解決方案，從設計輸入、設計復用、設計規則檢查到文檔生成和版本控制以及數據和流程的管理。

FPGAIDE開發工具

FPGA Advantage集成開發環境把Mentor三個工具HDL Designer Series、Model sim和Precision緊密結合在一起，涵蓋設計的創建、仿真、綜合、稚局布線以及文檔和設計的管理。

除了FPGA Advantage之外，Mentor在中國市場主推的產品包括Questa高級驗證平臺、Seamless軟硬件協同驗證平臺、Preci sionPhysical物理綜合工具和Catapult SL算法綜合工具。