平臺ＡＳＩＣ發展的關鍵：靈活性、性能與功率

新興的平臺ASIC正在迅速成為中等批量應用的市場領導者，在這一市場中，低單件成本和較短的開發時間十分重要。對成本和開發周期的日益嚴重的壓力正在推動平臺ASIC成為一種主流技術。

大多數平臺ASIC具有高度的集成性，有些容納了超過500萬個ASIC門(2個輸入NAND門)和8M的內存。具有如此之大的容量后，單個平臺ASIC所包含的邏輯處理能力已經等效于幾種最大的和最昂貴的FPGA。一個平臺ASIC的單價遠低于最大的FPGA；而更接近于一個標準單元的ASIC。

當絕對的最高性能或者絕對的最小單件成本是關鍵因素時，標準單元的ASIC仍然是最佳選擇。不過，在需要接近ASIC的性能和單件成本的場合，平臺化的ASIC是傳統標準單元的ASIC的有意義的替代方案。通過保證低NRE和較短的上市時間，平臺ASIC對于那些對時間和成本敏感、制造批量在2k到150k范圍之內的裝置來說非常理想。

采用平臺ASIC時，收入時間(time—to-revenue)比標準單元的ASIC要短，因為并非所有的層都是定制的。典型的高端平臺ASIC包含了4到5層定制化的金屬層。所有其他的層都是預先定義而且預先制造好的。

預先制造出大多數的層將簡化平臺ASIC的設計流程。許多后端的任務，包含信號完整性和IR壓降分析，已經完成，從而減少了工程方面的工作量。

除了工程化方面的任務得以減輕之外，平臺ASIC技術還降低了前端工序的成本，因為與基于單元的ASIC開發相比，所需的加工設備更少。較低的加工成本減少了定制化掩模的數量和工程化的工作量，這些都保證了平臺ASIC設計的低NRE成本。

內存和位置方面的靈活性

平臺化ASIC使用了一種精細的邏輯架構，與FPGA所使用的粗放的架構相比具有許多優勢。架構的精細程度是由用于實現定制邏輯的基本的組成模塊的大小所決定的。

平臺ASIC的基本組成模塊是一個很小的部件，它常常被稱為一個“單元”。單元可以組合起來形成邏輯門或者寄存器。使用緊湊的、相對簡單的單元架構可以保證最大的靈活性和效率——用戶的每種邏輯功能都可以用最少數量的單元來實現。這確保了邏輯可以高效地得到映射，從而實現很高的利用密度。

FPGA采用了復雜多門(Complex Multi—Gate，CMG)組件和專用的寄存器來實現定制化的邏輯。用戶邏輯能夠精確的映射到CMG的情況十分罕見。完成用戶邏輯的映射后，在每個CMG中幾乎始終都有一個部分未被使用，于是與平臺化的ASIC相比效率和實現密度都較低。

平臺ASIC的精細的架構使得一種新型的內存得以實現。例如，RapidChip技術所提供的R—Cell內存是完全用R—Cell邏輯架構建立的，因此可以放置在架構中的任意位置。這就實現了高度的靈活性，使得設計者能夠選擇大小恰好的內存，并把它放置在一個理想的位置上。除了基于架構的內存外，平臺ASIC一般還包含了不少更大的擴容內存(diffusedmemory)。

當需要使用復雜、高性能的lP(如ARM處理器)時，即使以最先進的工藝技術來實現，一個綜合性的實現方案也可能無法達到足夠高的速度。CPU非常復雜，而且一般具有多個層次的邏輯，這給性能帶來了挑戰。往往一個擴張的CPU被用來克服這一問題，特別是在FPGA中。一個擴張的CPU的不利之處就在于它并不是可定義的，而且設計者無論使用與否都將為其付費(至少在硅片面積上)。

有些平臺ASIC通過提供可定義但高度優化的、被映射到邏輯架構中的CPU來克服這一問題。在RapidChip的技術中，這被稱為一個“起落區(1andingzone)^TM”。如果有必要的話，處理器可以被配置而且放置到一個預先確定的位置上。擴展的內存已經被安排在最佳位置上，以便讓CPU和高速緩存能夠以接近ASIc的速度工作。例如，ARM926 CPU可以在RapidChip的平臺ASIC上實現超過250MHz的性能。如果不要求使用CPU的話，就不會包含它，而且起落區中的所有邏輯架構和擴張內存都可以為用戶邏輯所用。

高性能實現

性能與多種因素有關，包括架構的精細程度、互聯延遲、工藝技術和設計架構等。因為在平臺ASIC和基于單元的ASIC中這些功能特性中的許多都十分類似，故所實現的性能也很類似。

精細的邏輯架構使得用戶能通過有效的邏輯映射、點到點信號路由以及自動化的、基于時序的優化來實現高密度的和高性能的實現方案。對于每一種在精細的邏輯架構中實現的邏輯功能來說，人們可以使用類型多樣、驅動長度各異的單元。如此豐富的單元類型可以讓物理綜合工具能實現性能與時序優化，包括路徑緩沖、緩沖插入(bufferinsertion)和邏輯扁平化(10gicflattening)以及結構化(再綜合)等。

采用這些技術后，就可以針對速度性能對關鍵性的路徑進行優化，而非關鍵性的路徑則針對面積目標進行優化，于是就可以獲得高密度的、高性能的實現方案——一般約為性能相同的基于單元的ASIC的80％。

功率的有效利用

FPGA所消耗的功率一般多倍于平臺ASIC。如果采用一種到粗糙的邏輯架構的、低效率的映射，則實現相同的用戶邏輯所需的門的數量更多，功耗相應增加。更為引人注目的是FPGA中所能看到的更大的路由容量。因為FPGA需要更大的硅片面積來實現同樣規模的邏輯，路由的引線更長，而且會造成更大的寄生電容。人們一般利用通路晶體管(pass transistor)來將專用的路由通道連接到一起，這也會增加寄生電容。最終出現的、明顯的附加路由電容使得功耗顯著增加，如圖2所著重指出的那樣。一般來說，平臺ASIC可以以更有效率的方式來實現邏輯，讓設計能在更小尺寸的芯片上實現，保證更小的封裝，并消耗更少的功率。

結語

當需要極大的批量或者極高的性能時，基于單元的ASIC是最佳選擇。FPGA對于原型樣機開發和某些低性能的、不需要著重考慮功耗和成本的應用來說是有用的。對于處在基于單元的ASIC和FPGA領域之間的多種類型的應用來說，平臺式ASIC包含了實現市場成功所需的關鍵功能特性。