ＦＰＧＡ的實(shí)量測(cè)試

高速數(shù)字產(chǎn)品的設(shè)計(jì)者們面臨著測(cè)試方面令人生畏的挑戰(zhàn)。設(shè)計(jì)團(tuán)隊(duì)必須在嚴(yán)格的項(xiàng)目進(jìn)度和有限的預(yù)算下設(shè)計(jì)出全新的功能和實(shí)現(xiàn)前所未有的品質(zhì)。于是，F(xiàn)PGA正發(fā)揮著越來(lái)越重要的作用。ASIC的開(kāi)發(fā)本身更為緩慢，仿真是其中心任務(wù)，保證ASIC第一次就能正常工作顯得非常關(guān)鍵；快速的FPGA則與之不同，其開(kāi)發(fā)以反復(fù)的系統(tǒng)內(nèi)測(cè)試為中心。設(shè)計(jì)團(tuán)隊(duì)若使FPGA設(shè)計(jì)具有可測(cè)性的話，則可以削減數(shù)周、甚至數(shù)月的開(kāi)發(fā)時(shí)間。