便攜式微處理器內核電源電壓的改進

當今的處理技術正向著更小型化發展，以減小諸如DSP和微處理器之類高密度邏輯器件的尺寸。CMOS結構隨之采用了更小的溝道和更薄的柵極，因此擊穿電壓較低，從而要求更低的處理器內核電壓。本文將討論這些新技術如何對電源管理方法提出更新的要求，并為設計便攜產品遇到的獨特難題提供解決方案。