生成確定性測試圖形的內建自測試方法

雷紹充　邵志標　梁　峰

摘要：為了以低的硬件開銷自動生成高效率的確定型測試圖形，提出一種新型的內建自測試(BIST)方法．先對原型設計用自動測試圖形工具生成長度短、故障覆蓋率高的確定性測試圖形，然后對生成的圖形排序以取得低功耗測試序列，再選擇狀態機優化和綜合方案，最后自動生成BIST電路描述．由于結合了確定性測試和偽隨機測試的優點，該方法具有低功耗、長度短、故障覆蓋率高、測試圖形自動生成等特色，特別適于CMOS組合邏輯電路的測試．基于ISCAS85Benchmark的實驗結果表明，所設計的BIST電路在硬件開銷、速度、測試功耗等方面均優于傳統的偽隨機測試電路，測試時間顯著減少．

關鍵詞：低功耗；確定性測試圖形；內建自測試；狀態機

中圖分類號：TN47；TN407文獻標識碼：A文章編號：0253—987X(2005)08—0880—05